TY - JOUR ID - TI - Design a piplined math processor, doubling its speed and implementing it on FPGA تصميم معالج رياضي بأسلوب خط الأنابيب ومضاعفة السرعة وتنفيذه باستخدام FPGA AU - Basil Shukr Mahmood د. باسل شكر محمود AU - Qutaiba Abdullah Hassan قتيبة عبد الله حسن PY - 2014 VL - 22 IS - 4 SP - 131 EP - 148 JO - AL-Rafidain Engineering Journal (AREJ) مجلة هندسة الرافدين SN - 18130526 22201270 AB - In this paper, a pipeline math processor is designed using VHDL, where doing simulation for processor by using simulation program ISE10.1. The processor is implemented on the FPGA chip in a panel SPARTAN3E, where it has been downloaded by using USB port. The register and buffer memory of each of the fetch and decoder units are designed such that reading and writing operations for the same location are performed during one clock cycle (each clock pulse edge is used for one operation). JTAG port is used to update the data and instructions stored in the main memory via monitor circuit. The main memory of the processor contains two ports, one of them is used to update the data and instructions and the other is used to read data and instructions. For the purpose of increasing the speed, decode and execute units are built so that all operations can be executed in parallel. The number of operations that can be executed on the processor are 30 operations including triangular functions, hyperbolic functions, square root, ALU, comparison operations, move operation, and parallel shifting and rotation operations. The number of clocks that is required by the mathematical functions, ranges between 17-23 clocks for the first output and then each clock has it's output when the values of input functions are sequential and continuous. The remaining operations (such as addition, subtraction, multiplication and division) need only one clock for each output. The maximum operating frequency for the design chip was found to be 133.820 MHz, therefore its throughput is 133.820 MFlops. For the purpose of displaying all the processor outputs on a computer screen, the VGA Port is used. The overall design of this processor occupies 98% ( when the processor is connected with VGA port) from the volume of the FPGA chip on board SPARTAN3E.

في هذا البحث تم تصميم معالج رياضي بأسلوب خط الأنابيب باستخدام لغة (VHDL)، حيث تم عمل محاكاة للمعالج باستخدام برنامج المحاكاة ISE10.1، بعدها نُفِذ على رقاقة FPGA في لوحة SPARTAN3E حيث تم تسقيط التصميم باستخدام المنفذ USB. صُمّم كلٌّ من سجلي جلب وتحليل الإيعاز وذاكرتيهما المؤقتتين بحيث تتم عملية القراءة والكتابة على الموقع نفسه خلال النبضة نفسها (استخدام إحدى حافتي النبضة للقراءة والأخرى للكتابة) لغرض زيادة سرعة المعالج، وقد تم استخدام منفذ JTAG لتحديث البيانات والايعازات المخزونة في الذاكرة الرئيسة للمعالج عن طريق استخدام دائرة مراقبة. تحتوي الذاكرة الرئيسة للمعالج على منفذين أحدهما مخصص لتحديث البيانات والايعازات المخزونة فيها والثاني مخصص لقراءة البيانات والايعازات منها. ولغرض زيادة سرعة التنفيذ تم بناء كلِّ من وحدتي تحليل وتنفيذ الإيعاز بحيث يمكن تنفيذ جميع العمليات بشكلٍ متوازٍ. إن عدد العمليات التي يقوم المعالج بتنفيذها هي 30 عملية وتشمل الدوال المثلثية ودوال القطع الزائد والجذر التربيعي، وعملياتُ الحساب والمنطق ودوائر المقارنة وعملياتُ النقل وعمليتي التزحيف والتدوير المتوازيتين. أن عدد النبضات التي تحتاجها الدوال الرياضية تتراوح بين 17-23 نبضة للحصول على أول إخراج، ثم بعد كل نبضة هناك إخراج عندما تكون قيم إدخالات الدوال متسلسلة ومستمرة. أما العمليات الرياضية والمنطقية (مثل الجمع والطرح والضرب .... الخ) فتحتاج إلى نبضة واحدة للحصول على الإخراج. ان اعلى تردد لتشغيل الرقاقة المصممة هو 133,820 ميكا هرتز, اي ان انتاجية الرقاقة هي 133,820 MFlops. ولغرض عرض جميع إخراجات المعالج على شاشة الحاسوب تم استخدام منفذ VGA، التصميم الكلي لهذا المعالج استغل 98% -عند ربطه بمنفذ VGA- من حجم الرقاقة الموجودة على لوحة SPARTAN3E. ER -