@Article{, title={HARDWARE IMPLEMENTATION OF AN ENCRYPTION FOR ENHANCEMENT DGHV تطبيق الاجهزه لتشفير تعزيز DGHV}, author={Zainab H. Mahmood زينب حكمت محمود}, journal={Iraqi Journal of Information and communication technology المجلة العراقية لتكنولجيا المعلومات والاتصالات}, volume={2}, number={2}, pages={44-56}, year={2019}, abstract={A fully homomorphic encryption (FHE) scheme is considered as a major cryptographic tool in a secureand reliable cloud computing environment, as it enables arbitrary arithmetic processing of a ciphertext withoutrevealing the plaintext. However, due to the very high computation of fully homomorphic encryption system, it staysimpractical and unfit for real- time applications. One way to address this restriction is by using graphics processingunits (GPUs) and field programmable gate arrays (FPGAs) to implement homomorphic encryption schemes. Thispaper presents the hardware implementation of enhancement van Dijk, Gentry, Halevi and Vaikuntanathan’s(DGHV 10) scheme over the integer using FPGA technology for high speed computation and real time results.The proposed method was simulated via Vivado system generator tools and implemented in FPGA hardwaresuccessfully using NEXYS 4 DDR board with ARTIX 7 XC7A100T . The experimental results show that the FPGAbasedfully homomorphic encryption system is 63 times faster than the simulated version of the proposed algorithm.

يعتبر مخطط تشفير متماثل الشكل بالكامل (FHE) أداة تشفير رئيسية بطريقة آمنة وبيئة حوسبة سحابية موثوقة ، لأنها تتيح المعالجة الحسابية التعسفية لنص مشفر بدون الكشف عن النص العادي. ومع ذلك ، نظرًا للحساب المرتفع للغاية لنظام التشفير المتماثل تمامًا ، فإنه يبقى غير عملي وغير مناسب للتطبيقات في الوقت الفعلي. إحدى طرق معالجة هذا التقييد هي استخدام معالجة الرسومات وحدات (GPUs) ومصفوفات بوابة قابلة للبرمجة ميدانيًا (FPGAs) لتنفيذ مخططات تشفير متماثل. هذه تقدم الورقة تنفيذ الأجهزة الخاصة بالتحسينات Van Dijk و Gentry و Halevi و Vaikuntanathan (DGHV 10) مخطط على عدد صحيح باستخدام تقنية FPGA لحساب سرعة عالية ونتائج في الوقت الحقيي. تمت محاكاة الطريقة المقترحة عبر أدوات مولد نظام Vivado وتنفيذها في أجهزة FPGA بنجاح باستخدام NEXYS 4 DDR board مع ARTIX 7 XC7A100T. أظهرت النتائج التجريبية أن FPGAbased نظام تشفير متماثل الشكل هو 63 مرة أسرع من النسخة المحاكاة للخوارزمية المقترحة.} }