TY - JOUR ID - TI - Implementation of Reed-Solomon Encoder/Decoder Using Field Programmable Gate Array AU - Hikmat N. Abdullah حكمت نجم عبد الله PY - 2006 VL - 10 IS - 3 SP - 104 EP - 114 JO - Journal of Engineering and Sustainable Development (JEASD) مجلة الهندسة والتنمية المستدامة SN - 25200917 25200925 AB - In this paper, (15, 11) and (255, 239) Reed-Solomon codes have been designed and Implemented using ALTERA Field Programmable Gate Array (FPGA) device. The design is carried out by writing VHDL modules for different encoder and decoder components. The waveforms are tested using the package MODEL-SIM 5.4a. While synthesis reports and board programming file are obtained using the package QUARTUS II. ALTERA-FLEX10K10 FPGA board is used as a target device for the designed Reed-Solomon encoder/decoder. Simulation waveforms show that (15, 11) and (255,239) Reed-Solomon decoders could correct up to 2 and 8 erroneous symbols respectively

في هذا البحث، تم تصميم وبناء شفرتي Reed-Solomon بطول (15,11) و(255,239) باستخدام تقنية مصفوفة البوابات المبرمجة الواسعة (FPGA) نوع ALTERA. وتم إنجاز هذا التصميم بكتابة نماذج بلغة VHDL لمختلف مكونات المشفر وحلال التشفير. ولقد تم استخدام البرنامج MODEL-SIM 5.4a للحصول على الأشكال الموجية للإشارات في التصميم بينما تم استخدام البرنامج QUARTUS II للحصول على تقارير البناء وملفات البرمجة. وتم اختيار اللوح FLEX10K10 FPGA لغرض البناء الحقيقي لدائرتي المشفر وحلال التشفير. نتائج المحاكاة بينت أن دائرة حلال الشفرة ذات الطول (15,11) قادرة على تصحيح حد أقصى من الأخطاء مقداره خطئان في حين أن الدائرة ذات الطول(255,239) قادرة على تصحيح حد أقصى من الأخطاء مقداره ثمانية أخطاء. ER -