TY - JOUR ID - TI - A Pipelined Fault Tolerant Architecture for Real time DSP Applications معمارية الخط الإنتاجي متسامحة الأخطاء لتطبيقات معالجة الإشارة الرقمية AU - Ahmad Falih Mahmood احمد فالح محمود - مدرس PY - 2008 VL - 16 IS - 4 SP - 93 EP - 102 JO - AL-Rafidain Engineering Journal (AREJ) مجلة هندسة الرافدين SN - 18130526 22201270 AB - AbstractThis paper presents a new, expandable, pipelined linear array architecture designed for transparently tolerating processor failures for real-time DSP applications. The proposed system use twelve TMS320C40 DSP processors ( Processor Modules PMs ) to construct ten stages pipelined system with two spare processors (SPs). However, the system can be expanded to increase the pipeline stages and the performance, and adding more spare processors to increase the dependability and reliability of the system. In Proposed scheme, the system can automatically reconfigure itself in the event of failure in one or two of its DSP processors and the computations continue unhindered without noticeable performance degradation. Each DSP processor communicates with neighboring processors through a high speed communication ports ( commport ). Some of these commports in every processor are used as a bypass links in case of failure of one or two processors. The system uses the forward-task-shift (FTS) mechanism to tolerate the fault by assigning the function of the failed processor to the next fault-free processor. Keywords- Linear processor array, fault tolerant, bypass links, pipelining, TMS320C40, DSP processors.

الخلاصة يُبين هذا البحث معمارية مصفوفة خطيّةِ لمعالجات الإشارة الرقمية, جديدة وقابلة للتوسيع صمّمتْ لتتَحَمُّل حالاتِ عطل المعالج لتطبيقاتِ معالجة الإشارة الرقمية في الزمن الحقيقي. النظامِ المُقتَرَحِ يستعمل اثنا عشرَ معالج إشارة رقمية نوع TMS320C40 لبناء نظام خط إنتاجي ذو عشْرة مراحلَ بمعالجين احتياطيين.على أية حال، النظام يُمْكِنُ أَنْ يُوسّعَ لزيَاْدَة مراحلِ الخط الإنتاجي وتحسين الأداء َوكذلك زيادة المعالجات الاحتياطيةً لزيَاْدَة الاعتمادية و المَوثُوقِيِّةِ النظامِ. في المخططِ المُقتَرَحِ، يمكن للنظام اعادة تشكيل نفسه آلياً في حالة حدوث عطلِ في واحد واثنان من معالجاتِ الإشارة الرقمية المستخدمة وان تستمر عمليات المعالجة دون انخفاض ملحوظ في الأداء. يَتّصلُ كُلّ معالج إشارة رقمية بالمعالجات المُجَاوَرَة عن طريق موانئ إتصال ذات سرعةِ قسم من هذه الموانئ تستخدم كوصلات عبور بين المعالجات في حالة حدوث عطل في واحد واثنان من معالجات النظام. يَستعمل النظام آلية لتجاوز الأعطال سميت باّلية إزاحة المهمة للإمام وذلك بتَخصيص مهمة المعالجِ ألعاطلِ إلى ألمعالجِ خالي مِنْ ألعطل التالي. ER -