research centers


Search results: Found 3

Listing 1 - 3 of 3
Sort by

Article
Edge Detection Using Scaled Conjugate Gradient Algorithm in Back propagation Neural Network
اكتشاف حافات الصور باستخدام خوارزمية متقارنة التدرج المقيسة في شبكات الانتشار العكسية العصبية

Authors: Walaa M. Khalaf --- Mohammed Ali Tawfeeq --- Kadhum Al-Majdi
Journal: Engineering and Technology Journal مجلة الهندسة والتكنولوجيا ISSN: 16816900 24120758 Year: 2014 Volume: 32 Issue: 2 Part (A) Engineering Pages: 385-395
Publisher: University of Technology الجامعة التكنولوجية

Loading...
Loading...
Abstract

This paper introduces a proposed method based on a backpropagation artificial neural network using Scaled Conjugate Gradient (SCG) training algorithm so as to gain the edges of any image. A new training image model is suggested to train this artificial neural network, then using this network to find the edges of any image. Computer experiments are carried out for extracting edge information from real images; the results presented are compared with those from classical edge detection methods like Canny. Using this new method does not need to tune any parameter to find the edge of any image, as well as using this method the false edges is reduced.

هذا البحث يقدم طريقة حديثة تعتمد على شبكات الانتشار العكسي العصبية التي تستخدم في تدريبها خوارزمية متقارنة التدرج المقيسة (SCG) للحصول على حافات أي صورة. تم اقتراح نموذج صورة جديد لتدريب الشبكة العصبية الصناعية لتمكين استخدام هذه الشبكة لاحقاً لأيجاد الحافات لأي صورة. التجارب نفذت لفصل معلومات الحافة من صور حقيقية، وهذه النتائج قورنت مع نتائج الطرق التقليدية مثل كاني. ان استخدام هذه الطريقة لا يحتاج لتنغيم اي معاملات لأيجاد حافات أي صورة، فضلاً عن انها تقلل عدد الحافات الكاذبة.


Article
A NOVEL EDGE DETECTION METHOD USING K-MEANS CLUSTERING
طريقة جديدة للكشف عن الحافات باستخدام تجميع k-means

Authors: Walaa Mohammed Khalaf --- Kadhum Al-Majdi --- Noor Hashim Hamed
Journal: Journal of Engineering and Sustainable Development مجلة الهندسة والتنمية المستدامة ISSN: 25200917 Year: 2016 Volume: 20 Issue: 6 Pages: 207-215
Publisher: Al-Mustansyriah University الجامعة المستنصرية

Loading...
Loading...
Abstract

In this paper, a new approach is introduced to detect the edges of any kind of gray scale images by using k-means clustering algorithm, where three novel features are proposed by taking the advantages of the similarity of image pixel with its eight surrounding neighbors through feeding these features as attributes to the clustering system. This method of edge detection does not use neither any smoothing filter nor threshold values. The experimental results show that an acceptable detection of the edges is done.

في هذا البحث تم تقديم طريقة جديدة للكشف عن الحافات في اي نوع من انواع الصور ذات التدرج الرمادي بأعتماد خوارزمية تجميع (ك) من المعدلات، حيث تم افتراض ثلاثة ميزات جديدة بالاستفادة من التشابه ما بين البيكسل و متجاوراتها الثمانية المحيطة بها و من ثم تزويد تلك الميزات الخاصة بكل بيكسل كصفات الى نظام التجميع. هذه الطريقة الخاصة بأكتشاف الحافات للصور لا تستخدم اي مرشح تجانسي ولا اي قيمة للعتبة. النتائج التجريبية اظهرت بأن كشف مقبول للحواف قد تم من خلال استخدام هذه الطريقة.


Article
Design of n-Bit Adder without Applying Binary to Quaternary Conversion

Authors: Walaa MH. Khalaf --- Dhafer Zaghar --- Kadhum Al-majdi
Journal: Engineering and Technology Journal مجلة الهندسة والتكنولوجيا ISSN: 16816900 24120758 Year: 2019 Volume: 37 Issue: 3 Part (A) Engineering Pages: 106-111
Publisher: University of Technology الجامعة التكنولوجية

Loading...
Loading...
Abstract

Abstract- Microprocessor has been considered as most important part inICs manufacturing and making progress since more than 50 years, soincreasing microprocessor speed is paid attention in all technologies. ALUis known as the slowest part in microprocessor because of the ripple carry,nowadays microprocessor uses 8-uints as pipeline, each one has 8-bits forimplementing 64-bit, working in this form has been captured themicroprocessor development and limited its speed for all its computations.Parallel processing and high speed ICs always trying to increase this speedbut unfortunately it remains limited. The contemporary solution forincreasing microprocessors speed is the Multiple Valued Logic (MVL)technology that will reduce the 8-bits to 4-qbits, this paper proposes a newdesign of a 2-qbit full adder (FA) as a basic unit to implement MVL ALU(AMLU) that has 8-units as pipeline, each one consists of 4-qbits toimplement 32-qbit which is equivalent to 64-bit, without applying binary toquaternary conversion and vice versa. The proposed design increasesmicroprocessors speed up to 1.65 times, but also a little increase ofimplementation

Listing 1 - 3 of 3
Sort by
Narrow your search

Resource type

article (3)


Language

English (3)


Year
From To Submit

2019 (1)

2016 (1)

2014 (1)