research centers


Search results: Found 2

Listing 1 - 2 of 2
Sort by

Article
A Device Independent High Grade Implementation of AESon Xilinx FPGA'S
تنفيذ تقنية FPGA AESXILINX للجهاز المستقل عالي المرحلة

Loading...
Loading...
Abstract

The paper proposes a way for the implementation the Advanced Encryption Standard (AES), by matching the algorithm requirements with the hardware (specifically the Xilinx FPGA's) requirements. The aim from the new proposal was an implementation that is not restricted to a particular device. Instead a one guided by the customer requirements, that’s to say transforming the AES architecture to general purpose tool. Finally, a comparison of the proposed implementation with other implementation of the AES using FPGA was made and assessed. The results clearly demonstrate the efficiency of the proposed implementation.

البحث يقترح طريقه لتنفيذ المشفر القياسي المتقدم من خلال مطابقة متطلبات خوارزمية التشفير مع المتطلبات ألماديه لبناء المنظومة.إن الهدف من المقترح الجديد هو أن التنفيذ يكون غير مقيد بجهاز تنفيذ معين، فالنموذج المقترح موجه من خلال متطلبات المستخدم من خلال تحويل هيكلية ألمشفره ألمتقدمه القياسية تنفذ بمعدات عامة ألأغراض.أخيراٌ تمت مقارنة التنفيذ المقترح مع أنواع أخرى من التنفيذ للمشفرة وباستخدام نفس ألأجهزة وتقييمه والتي من خلالها أظهرت النتائج كفاءة التنفيذ المقترح.

Keywords


Article
Low Cost and High Speed Look-Up Table Implementation of Xilinx FPGA
تنفيذ تقنية XILINXFPGA باستخدام جدول القرار باقل كلفة وأعلى سرعة.

Loading...
Loading...
Abstract

There are two methods to implement LUT up to 7-bit depends on the type of Xilinx chip hardware and the software that can use in design and the code generation. The first method implements LUT as a RAM. This method gives high speed and requires a very high cost.The second method implements LUT as logic gates. This method requires special software and gives a low speed implies. This paper proposed a modification to the second method that will save the speed of the first method and low cost of the second method. It depends on the design of the LUT. Therefore it will not require special software.

هناك طريقتان لبناء الجداول الرقمية LUT سعة 7-بت تستند إلى تقنية Xilinx والى البرامجيات المستخدمة في تصميم وتوليد الشفرة. الطريقة الأولى المستخدمة لبناء الجداول الرقمية على شكل ذاكرة RAM وهذه الطريقة تكون عالية الكلفة وذات سرعة عالية. إما الطرية الثانية فتستخدم البوابات المنطقية وهذه تحتاج إلى برمجيات خاصة وتكون إبطا من الطريقة السابقة.في هذا البحث تم اقتراح طريقة لتحوير وتطوير الطريقة الثانية بحيث تعطي نفس سرعة الطريقة الأولى مع كلفة مقاربة للطريقة الثانية دون الحاجة إلى برمجيات خاصة.

Keywords

Listing 1 - 2 of 2
Sort by
Narrow your search

Resource type

article (2)


Language

Arabic and English (2)


Year
From To Submit

2005 (2)