research centers


Search results: Found 5

Listing 1 - 5 of 5
Sort by

Article
Design and Implementation of VHDL Model for PCMCIA Memory Card Controller
تصميم نموذج VHDL وتنفيذه لمسيطر بطاقات الذاكرة نوع PCMCIA

Authors: Mohammad N, Abdullah --- Yousra A. Mohammed
Journal: Engineering and Technology Journal مجلة الهندسة والتكنولوجيا ISSN: 16816900 24120758 Year: 2005 Volume: 24 Issue: 6 Pages: 696-706
Publisher: University of Technology الجامعة التكنولوجية

Loading...
Loading...
Abstract

Keywords

PCMCIA memory cards --- VHDL --- FPGA


Article
FPGA Realization of Two-DimensionalWavelet and Wavelet Packet Transform
تمثيل تحويل المويجة ذات البعدين باستخدام تقنية FPGA

Authors: Mohammed N. Al-Turfi محمد ناصر حسين --- Walid A. Mahmoud وليد امين جوهر
Journal: Al-Khwarizmi Engineering Journal مجلة الخوارزمي الهندسية ISSN: 18181171 23120789 Year: 2005 Volume: 1 Issue: 2 Pages: 22-40
Publisher: Baghdad University جامعة بغداد

Loading...
Loading...
Abstract

The Field Programmable Gate Array (FPGA) approach is the most recent category, which takes the place in the implementation of most of the Digital Signal Processing (DSP) applications. It had proved the capability to handle such problems and supports all the necessary needs like scalability, speed, size, cost, and efficiency.
In this paper a new proposed circuit design is implemented for the evaluation of the coefficients of the two-dimensional Wavelet Transform (WT) and Wavelet Packet Transform (WPT) using FPGA is provided.
In this implementation the evaluations of the WT & WPT coefficients are depending upon filter tree decomposition using the 2-D discrete convolution algorithm. This implementation was achieved using an FPGA Kit after building the logical circuits on the specified kit that uses the Spartan-IIE electronic library type implemented using the Xilinx Foundation Series 2.1I software.


Article
Implementations Of 8x8 DCT And IDCT on Different FPGA Technologies Using the Modified Loeffler Algorithm

Author: N. H. Abbas
Journal: Journal of Engineering مجلة الهندسة ISSN: 17264073 25203339 Year: 2005 Volume: 11 Issue: 4 Pages: 707-714
Publisher: Baghdad University جامعة بغداد

Loading...
Loading...
Abstract

In this paper the hardware implementations is investing of 8x8 Discrete Cosine Transform (DCT) and Inverse Discrete Cosine Transform (IDCT) on different Field Programmable Gate Array (FPGA) technologies using the modified Loeffler algorithm. The investigations involved simulations, and synthesis of Very High Speed Integrated Circuit Hardware Description Language (VHDL) code utilizing recent FPGA families of Xilinx, Altera, and Lucent. The paper achieving the most demanding real-time requirements of some standardized frame resolutions and rates. Synthesis results for 8-point DCT/IDCT implementations indicate operating frequencies of 50 MHz, 60 MHz, and 22 MHz for the investigated Xilinx, Altera and Lucent FPGA chips, respectively. These frequencies allow 2193 Source Input Format (SIF) and 100 High Definition Television (HDTV) frames to be processed by the Xilinx FPGA. The resulting frame processing rates for Lucent are 877 and 40 for SIF and HDTV, while for Altera they are 647 and 29, respectively. Results indicate that the investigated FPGA implementations would speed DCT based compression algorithms up to frame rates well above the real-time requirements of SIF, International Consulting Committee on Radio & Television (CCIR-TV) and HDTV frame formats.

في هذه المنشورة تم الاستقصاء عن البناء المادي لـ 8x8 تحويلة الجيب تمام المتقطعة (DCT) ومعكوسة تحويلة ألجيب تمام ألمتقطعة (DCT) في عدة تقنيات لترتيب بوابة برمجة المجال( (FPGAباستخدام خوارزمية Loeffler المحورة. الاستقصاء يتضمن التشبيه والتركيب لشفرة لغة وصف الكيان المادي ذات السرعة العالية جدا (VHDL) المستخدمة في ألآونة الاخيرة عن طريق عوائل ترتيب بوابة برمجة المجال (FPGA) من شركةLucent & Xilinx Altera . إن اغلب متطلبات الزمن الحقيقي (real-time) لبعض تصاميم الهياكل ومعدلاتها القياسي تم تحقيقها. نتائج ألتركيب لبناء 8 نقط تحويلة جتا المتقطعة (DCT) او معكوسها تبين انه ترددات العمل هي 50 ميغاهرتز و 22 ميغاهرتز، 60 ميغاهرتز و22 ميغاهرتز لقطع Lucent & , Altera , Xilinx ترتيب وابة المجال على التوالي. النتائج تبين انه استخدام الـ FPGA لبناء DCT & IDCT يسرع منه وكذلك الاقتراب يكون أكثر من تحقيق متطلبات الزمن الحقيقي لصيغة أدخال المصدر (SIF)، الجمعية الاستشارية الدولية للراديو والتلفزيون (CCIR-TV) والتلفزيون العالي التعريف (HDTV) من صيغ الهياكل.


Article
Comparison between FPGA Co-Processor &Tms320 C641x DSP Family in Implementing DIF FFT Algorithm

Authors: A.M.Ragib --- N.H.Abbas
Journal: Journal of Engineering مجلة الهندسة ISSN: 17264073 25203339 Year: 2005 Volume: 11 Issue: 3 Pages: 533-540
Publisher: Baghdad University جامعة بغداد

Loading...
Loading...
Abstract

The Decimation in Frequency Fast Fourier Transform (DIF FFT) is a computationally intensive digital signal processing function widely used in application such as imaging and wireless communication .Historically, this has been a relatively difficult function to implement optimally in hardware, leading many software designers to use digital signal processors (DSPs) in soft implementations. Unfortunately, because of the function s computationally intensive nature, such an approach typically requires multiple DSPs within the system to support the processing requirements. This is costly from a device and board rcal – estate perspective as well as power intensive.Field –programmable gate array (FPGA) co-processors have become an extremely cost – effective means of off – loading computationally intensive algorithms to improve overall system performance while reducing development time, cost and risks. This paper will describe two DIF FFT implementation approaches, one implemented as an FPGA co –processor and the other using only an external TMS320C641X DSP Family. It will then examine the advantages and disadvantages of implementation perspectives.

محول فورير السريع مقسم التردد (DIF FFT) كثيرا" مايستخدم في تطبيقات معالج الاشارة الرقمية مثل التصوير والاتصالات اللاسلكية .تاريخيا تكون هكذا وظائف صعبة البناء بصورة مثلى ككيان مادي ،لذلك تقدم عدد من مصممي البرامج من اجل استخدام معالج الاشارة الرقمية في بناء بسيط. ولكن لسوء الخط ، بسبب كون الوظائف المراد بنائها حسابيا مركزة لذلك نحتاج الى عدة معالجات داخل نفس النظام من اجل تحقيق متطلبات المعالجة .وهذا الشى مكلف اضافة الى كونه يصرف قدرة اكثر .المعالج المساعد الذي يستخدم ترتيب بوابة برمجة المجال (FDGA Co-processor) يستخدم من اجل تحسين اداء النظام بصورة شاملة ويقلل من زمن المعالجة والكلفة والمحاطر .هذه المنشورة تصف طريقتين لبناء محول فورير السريع مقسم التردد( DIF FFT) الاولى باستخدام ترتيب بوابة برمجة المجال (FPGA) والثانية باستخدام معالج الاشارة الرقمية (TMS 320C641X DSP Family) وبعدها نختبر فوائد ومساوئ كلا الطريقتين من ناحية الأداء ، والكلفة ، صرف الطاقة وسهولة البناء.


Article
Design and implementation of a single layer feed forward neural network using stand-alone architecture FPGAs-based platform

Authors: Walid A .mahmoud* --- Munther h.** --- Muthana h.**
Journal: IRAQI JOURNAL OF COMPUTERS,COMMUNICATION AND CONTROL & SYSTEMS ENGINEERING المجلة العراقية لهندسة الحاسبات والاتصالات والسيطرة والنظم ISSN: 18119212 Year: 2005 Volume: 5 Issue: 2 Pages: 1-17
Publisher: University of Technology الجامعة التكنولوجية

Loading...
Loading...
Abstract

Abstract:A single layer feed-forward neural network are proposed and implemented using theschematic editor of the Xilinx foundation series 2.1i. First the mathematical model of thedata set (weights and inputs) is presented in a matrix multiplication format. Secondly thefive design stages are presented and implemented without using the finite state machine,which control the processes of the forward propagation phase, error calculation, and thetraining algorithm. Finally the design can be optimized to decrease the total execution timeand to minimize the cost, which eventually will increase the performance and improve thefunction density.

الخلاصة:الشبكات العصبيةfeed forward ذات الطبقة الواحدة تم افتراضها وتنفيذها باستخدام تقنية FPGA الاصدار 2.1 iتم اولا " اعداد الصيغة الرياضية لمجموعة البيانات ( بيانات الادخال والاوزان ) بطريقة ضرب المصفوفات 0ثانيا " تم بناء مراحل التصميم وتنفيذها بدون استخدام برامج السيطرة (finit state machine )حيث تمت السيطرة على عمليات معالجة البيانات باطوارها الثلاثةerror caiculation و forward propagation وtraining algorithm ماديا "( pure hardware) اخيرا " من الممكن تحسين التصميم وذلك بتقليل زمن التنفيذ الكلي وتخفيض كلفة البناء والتي حتميا " سوف تزيد الاداء وتعزز من كثافة العمليات ( function density )

Listing 1 - 5 of 5
Sort by
Narrow your search

Resource type

article (5)


Language

English (4)

Arabic and English (1)


Year
From To Submit

2005 (5)