research centers


Search results: Found 6

Listing 1 - 6 of 6
Sort by

Article
Pipelined Parallel Implementation of CryptosystemsBased on Advanced Encryption Standard
تنفيذ توازي خط الأنابيب لنظام تشفير مبني باستخدام خوارزمية معيار التشفير المتقدم

Authors: Israa G.Mohammed إسراء غـانم محمد --- Shifaa A. Dawood د. شفاء عبد الرحمن داؤد
Journal: AL-Rafidain Engineering Journal (AREJ) مجلة هندسة الرافدين ISSN: 18130526 Year: 2015 Volume: 23 Issue: 2 Pages: 44-55
Publisher: Mosul University جامعة الموصل

Loading...
Loading...
Abstract

A hardware architecture implementation of Advanced Encryption Standard (AES) is globally adopted to encrypt data for variant communications systems, taking into account that AES is reliable, secured and immunized against attacks. A single crypto system is suggested to encrypt and/or decrypt different types of data .These types of data are assumed to be as a text data .The image is considered as a case study for the type of data that is to be encrypted in real time. Then the proposed architectures are used to encrypt the video within the time ≤ 33 m sec . Two architectures are proposed . The first one is a hybrid of both stream and block ciphering. This architecture is used to increase the encryption security by reducing the correlation among image pixels. The resulting encryption time for an image of (32x64)pixels is equal to 16.76 µ sec. The second architecture is proposed for CTR mode of AES algorithm. The same time achieved in the first architecture is also achieved in this implementation. However ,the half of the hardware resources in comparison with the first architecture is achieved in implementing the second, but if it is used for either encryption or decryption , not for both simultaneity. The real time implementation is achieved due to using parallel computation that is based on pipelining technique. The architecture are synthesized on Spartan-6 LX(XC6SLX16) using ISE 14.2 .

في هذا البحث تم تنفيذ خوارزمية الـ AES كونها معتمدة عالمياً في تشفير المعلومات لنظم الاتصالات المختلفة أخذين بعين الاعتبار أمنيتها من الهجمات ومحاولات الاختراق وكسر الشفرة. تم في هذا البحث اقتراح منظومة تعمل على تشفير مختلف أنواع البيانات من صور وفيديو..الخ ومعاملتها معاملة النص الواحد. تم اخذ الصورة كحالة دراسة للبيانات المراد تشفيرها بالزمن الحقيقي ومن ثم إمكانية استخدام المعماريات المقترحة في تشفير البيانات الفيديوية ضمن الزمن(33 msec) أو اقل.تم في هذه الدراسة تنفيذ معماريتين للتشفيروفك التشفير,المعمارية الأولى تمثل معمارية هجينة من نوعين مختلفين من أنواع التشفير(المتدفق والكتلي),حيث اقترحت هذه المعمارية لغرض زيادة قوة التشفير عن طريق تقليل قوة الترابط بين النقاط الصورية, تم في هذه المعمارية تحقيق زمن مساوي لـ (16.76 µ sec) لتشفير صورة بحجم (32x64) نقطة صورية.أما المعمارية الثانية فتمثل اقتراح لخوارزمية معيار التشفير المتقدم القياسية نمط (CTR), وتم تحقيق زمن تشفير مساوي تقريباً للزمن المحقق للمعمارية السابقة , وبمساحة مادية مساوية لنصف المساحة تقريباً مقارنة مع المعمارية السابقة فيما لو استخدمت للتشفير أوفك التشفير وليس في آن واحد.تم تحقيق الزمن الحقيقي من خلال التنفيذ المتوازي للحسابات المطلوبة وذلك باستخدام تقنية خط الأنابيب وركبت المعماريتانالمصممتانعلى رقاقة FPGA نوع Spartan-6 LX(XC6SLX16) باستخدام برنامجISE 14.2 .


Article
FPGA Implementation of Ternary Content Addressable Memory
بناء ذاكرة محتوى العَنْوَنَة ثلاثية القيم باستخدام مصفوفة البوابات المنطقية المبرمجة

Author: Layla Hattim Abood ليلى حاتم عبود
Journal: AL-MANSOUR JOURNAL مجلة المنصور ISSN: 18196489 Year: 2015 Issue: 24 Pages: 53-74
Publisher: Private Mansour college كلية المنصور الاهلية

Loading...
Loading...
Abstract

Ternary Content Addressable Memories (TCAM) are the memories that search the data depend on the content stored in them. They are higher level than Content Addressable Memory (CAM) because they are search unknown value also i.e. ternary states, the ternary states is ternary-valued logic or multi-valued logic, in CAM we refer to memory that is addressable by binary data while in TCAM means that the data may contain “don’t care” bits besides logic zero and logic one values. TCAM is used in network routers, ATM switch systems ,data compression. This paper presents FPGA design and simulation to test a TCAM cell for its search operation using VHDL language with ISE9.2i program and implemented on FPGA Altera DE2 kit.

ذاكرة محتوى العنونة ثلاثية القيم هي ذاكرة تقوم بالبحث عن البيانات بالاعتماد على المحتوى المخزون فيها, هي تعتبر اعلى مستوى من ذاكرة محتوى العنونه الثنائية القيم لانها تبحث عن القيم الغير معروفة قيمتها ايضا اي التي ليست صفر ولا واحد وتسمى ثلاثية القيم او متعددة القيم المنطقية . في ذاكرة محتوى العنونه العاديه او الثنائيه يتم الاشارة بالبحث عن البيانات ذات القيم الثنائيه المتعارف عليها وهي الـ 0,1)) اما في ذاكرة محتوى العنونة الثلاثيه القيم سيتم اضافه قيمه ثالثه بالاضافه الى القيمتين اعلاه وهي قيمه غير محددة .هذا النوع من ذاكرة محتوى العنونه الثلاثية القيم يستخدم في مسارات الشبكات وفي انظمه تحويل نمط الانتقال الغير متزامن وفي ضغط البيانات . في هذا البحث نقدم تنفيذ عمليه بحث البيانات في خليه ذاكرة محتوى العنونة الثلاثي القيم باستخدام لغة وصف المكونات المادية باستخدام برنامج ISE9.2i ومن ثم تنفيذه على بطاقة مصفوفة البوابات المنطقية المبرمجة من نوع Altera DE2.


Article
DESIGN AND FPGA IMPLEMENTATION OF WIRELESS BASEBAND MODEM FOR WIMAX SYSTEM BASED ON SDR
تصميم وتنفيذ منظومة لاسلكية للارسال والاستقبال لنظام واي ماكس بأستخدام تقنية ال SDR

Authors: Raghad Saad Majeed --- Sabah Nassir Hussein
Journal: Journal of Engineering and Sustainable Development مجلة الهندسة والتنمية المستدامة ISSN: 25200917 Year: 2015 Volume: 19 Issue: 6 Pages: 184-197
Publisher: Al-Mustansyriah University الجامعة المستنصرية

Loading...
Loading...
Abstract

This paper present a design and implementation of Wireless modem with 16-QAM modulation, convolution and differential coding based of SDR using MATLAB system generator model, for WiMAX applications. The key difficulties used in the modulation schemes for WiMAX design, as mentioned by IEEE 802.16 standard, needs ample hardware if all the modulation schemes and code rates have to be designed on FPGA. The implemented modem performance has been checked using the error rate calculation as an indicator, with different channel noise environments. The results of resource estimator showed the use of an appropriate number of slices, and other resource of FPGA for the completion of this design and this is encouraging for the use of this design in a variety of other applications of wireless communications.

يتناول هذا البحث تصميما لبناء دائرتي تظمين واسترجاع البيانات في الشبكات اللاسلكية IEEE 802.16) ( في جهتي الارسالوالاستقبال بأسلوب التصميم البرمجي للمراحل SDR وباستخدام برمجيات ) system generator ( وقد تم التحقق من كفاءة أداء التصميم باعتمادنسبة الخطأ كمؤشر، ولمختلف انواع ضوضاء القناة . أظهرت نتائج كذلك من خلال استخدام ) resource estimator ( ان التصميم استخدم عدد قليلمن الشرائح، والموارد الأخرى من FPGA لإنجاز هذا التصميم وهذا أمر مشجع لاستخدام هذا التصميم في مجموعة متنوعة من التطبيقاتالأخرى من الاتصالات اللاسلكية بدل بناء الكيان المادي بالطرق التقليدية

Keywords

WiMAX --- SDR --- FPGA --- system generator --- 16-QAM.


Article
Circuit Design and Implementation of Dental System Controller Based on FPGA

Author: Naqa'a Luqman Mohammed
Journal: Journal of University of Babylon مجلة جامعة بابل ISSN: 19920652 23128135 Year: 2015 Volume: 23 Issue: 2 Pages: 382-388
Publisher: Babylon University جامعة بابل

Loading...
Loading...
Abstract

In this paper, a hardware circuit was designed and implemented for controlling the time of dental curing system by using VHDL as a design tool and the FPGA as target technology to create a counter.The control was achieved by designing a card containing seven segment, halogen lamp and buzzer and connect these component with FPGA .The time which needed for curing to towel was controlled automatically by preset value which was input from a push –button switch. Buzzer signal used to state that the needed time of counter is over and the device was stopped from the operation.The design is implemented in a Spartan-3E Starter Kit. The speed of counter can be controlled by using the clock divider of the kit (50 MHz) to the quite clock to get the necessary delay between the numbers of counter.The advantage of using FPGA is its performance which is supported with hardware parallelism , flexibility, reliability and long time maintenance

في هذا البحث تم تصميم وتنفيذ دائرة ُسيطرة, بمكونات الكترونية مادية للسيطرة على زمن منظومة حشوة أسنان باستعمال لغة (VHDL) كوسيلة للتصميم وبمصفوفة بوابات تبرمج حقليا (FPGA) كهدف تقني لتوليد العداد.أنجزت السيطرة بتصميم بطاقة تحوي مصباح هلوجينِ،جرس والقطع السبعة وتم ربطهم مع مصفوفة بوابات تبرمج حقليا بحيث إن الزمن المطلوب لتجفيف الحشوة سيطر عليه ذاتيا عن طريق قيمة مسبقة يتم إدخالها عن طريق مفتاح زرِّ دفعِ,كذلك تم استخدام إشارة صوت أو تنبيه لتبين إن الوقت المطلوب لتجفيف الحشوة قد انتهى والجهاز توقف عن العمل.نفذ التصميم بطاقم (Spartan-3E Starter Kit, بحيث يمكن السيطرة على سرعة العداد باستعمال مقسم عداد الطاقم (clock divider) ذي التردد (50 MHz) للعد الفعلي وللحصول على تأخير بين أرقام العداد.


Article
Design of Intelligent Controller for Solar Tracking System Based on FPGA
تصميم متحكم ذكي لنظام تعقب شمسي بالاعتماد على مصفوفة البوابات الرقمية القابلة للبرمجة (FPGA)

Authors: Hanan A. R. Akkar --- Yaser M. Abid
Journal: Engineering and Technology Journal مجلة الهندسة والتكنولوجيا ISSN: 16816900 24120758 Year: 2015 Volume: 33 Issue: 1 Part (A) Engineering Pages: 114-128
Publisher: University of Technology الجامعة التكنولوجية

Loading...
Loading...
Abstract

The needs for increasing the power generation make the use of solar cells plays an important role in the daily life. For this reason, it is important to use solar tracking system to increase or getting almost optimum amount from solar cells. In this paper, proposed intelligent controllers were designed and used to make solar cells facing the sun over the year. The proposed controller was trained by two ways; the first was trained by supervised feed forward neural network and the second by Particle Swarm Optimization (PSO) the results obtained for both designs are then compared. The controller was trained using MATLAB and then converted to SIMULINK model in order to test it, and convert it to a Very high speed integrated circuit Hardware Description Language (VHDL) language using MATLAB tool box in order to download it on Spartan 3A Field Programmable Gate Arrays (FPGAs) card. This makes the implementation of the intelligent controller more efficient and easy to use because of its reprogram-ability and the high speed performance. The controller was designed to a fully controlled DC motor driver which is used to rotate two DC motors in X-axis and Y-axis directions respectively.The experimental results show that tracking sun increases the efficiency of the system to produce energy from solar cell about 44.3778 % more energy than the solar cell without tracking system.

ان الحاجة لزيادة توليد الطاقة الكهربائية جعل استخدام الخلايا الشمسية تلعب دورا هاما في الحياة اليومية ، وعليه من المهم استخدام نظام يسمح بتتبع الخلايا الشمسية لضوء الشمس لزيادة أو الحصول على القيمة المثلى للطاقة الكهربائية من الخلايا الشمسية . اقترح في هذا العمل تصميم و حدات التحكم الذكية و التي استخدمت لجعل الخلايا الشمسية تكون بمواجهة الشمس على طول السنة . تم تدريب وحدة تحكم المقترحة بطريقتين الأولى عن طريق تغذية تحت إشراف الشبكة العصبية الامامية، و الثانية من قبل امثلة الحشد الجزيئي ( PSO ) ومن ثم مقارنة النتائج المتحصلة من كلا الطرفين. تم تدريب المتحكم بواسطة البرنامج الرياضي (MATLAB) وتم تحويله الى Simulink لغرض فحص النتائج التي تم الحصول عليها من المتحكم وبعدها تم تحويله بواسطة الاداة الموجودة في البرنامج المقترح الى لغة ال (VHDL) حيث انها اللغة التي يتعامل بها مصفوفة البوابات الرقمية القابلة للبرمجة (FPGA) وذلك لغرض تحميله على الــ (FPGA) الذي جعل بدوره التطبيق العملي لمتحكم كفوء وسهل الاستخدام وذلك لقدرته على اعادة البرمجة لعدة مرات وبالسرعة التي يمكن ان يوفرها الـ (FPGA). تم تصمم المتحكم لغرض السيطرة على حركة المحركين المستخدمين كلياً فالمحرك الاول يستخدم لتعقب الشمس بالاتجاه الايمن والايسر اما المحرك الثاني فيستخدم لتعقب الشمس بالاتجاه الاعلى والاسفل.اظهرت النتائج العملية و بالمقارنة مع الخلية الشمسية التي لا تستخدم المتحكم الذكي ان الخلايا الشمسية بالامكان ان تزداد قابليتها على توليد الطاقة الكهربائية بنسبة 44.3 % عند استخدام المسيطر.


Article
IMPLEMENTATION OF BIT ERROR RATE (BER) BASED ON SOFTWARE DEFINED RADIO
استخدام معدل الخطأ بالنظام الثنائي على اساس البرمجة الراديوية المعّرفة

Author: Hassan Hayder Dawood
Journal: Journal of Engineering and Sustainable Development مجلة الهندسة والتنمية المستدامة ISSN: 25200917 Year: 2015 Volume: 19 Issue: 5 Pages: 247-261
Publisher: Al-Mustansyriah University الجامعة المستنصرية

Loading...
Loading...
Abstract

Software defined radio (SDR) technology offers the resilience, efficient market hypothesiscost and less power consumption leading communications ahead, with widely reachingadvantageousness accomplished by service providers and product advancers through to end users.Over a past couple of decades many Mobile communication standards have evolved and eventoday researches are going to develop new standards. Different standards of Mobilecommunication use different type of hardware circuitry. The existing mobile communicationstandards are primarily regional and not global. So efforts are going on to develop systemswhich can support multiple mobile communication standards using same hardware butswapping the software. The main aim of this paper is to present a scheme for Bit error rate (BER)in SDR. We do the source to sink transmission simulation by using Quadrature AmplitudeModulation, then, we compare the differences of BER versus SNR performances for input.

إن تقنية البرمجة الراديوية المع ّرفة تجعل المرونة وتقليل التكلفة وزيادة القدرة في قيادة االتصاالت نحو االمام بفائدة واسعةالوصول والتي يتم تحقيقها عن طريق موزعي الخدمة ومطوري المنتوج الى آخر مستخدم. العديد من معايير اتصاالت الجوالتعبر العقود المنصرمة قد تم انشائها ولحد يومنا هذا في حالة التطور بمعايير جديدة. تستخدم اتصاالت الجوال معايير واجهزةودوائر مختلفة. ان معايير اتصاالت الجوال الموجودة مبدئيا تكون اغلبها محلية وليس عالمية. وان الجهود تستمر لتطوير االنظمةالتي تدعم المعايير المتعددة والتي تستخدم نفس األجهزة ولكن برمجة اخرى. ان الهدف الرئيسي من هذا البحث هو لتقديم نظام لمعدل خطأ النظام الثنائي في تقنية البرمجة الراديوية المع ّرفة. يتم جعل محاكاة في األرسال وذلك باستخدام التضمين السعوي التربيعي, وبعدها يتمالى اداء معدل اشارة الخطأ.على طلب التنقل لذا يسبب مستوى عالي من االزدحام .النمو مقارنة الفروقات الحاصلة في معدل النظام الثنائي نسبةًالسكاني رافقه زياده في الكثافة السكانية من 80 شخص /هكتار من األرض الحضرية في عام 1959 الى 9.112 شخص /هكتار في عام 2014وكذلك توجد فجوه مابين أسس النقل ونمو المساحات السكانيه .

Listing 1 - 6 of 6
Sort by
Narrow your search

Resource type

article (6)


Language

English (4)

Arabic (1)

Arabic and English (1)


Year
From To Submit

2015 (6)