research centers


Search results: Found 13

Listing 1 - 10 of 13 << page
of 2
>>
Sort by

Article
Reduce the Effect of Disturbance from Linear Unstable Second Order Systems Using Hybrid Controller Scheme
تقليل تاثير الضوضاء من الانظمة الخطية الغير مستقرة ذات الدرجة الثانية بواسطة طريقة المسيطر المزدوج

Author: Ekhlas H. Karam
Journal: Journal of Engineering and Sustainable Development مجلة الهندسة والتنمية المستدامة ISSN: 25200917 Year: 2012 Volume: 16 Issue: 4 Pages: 241-255
Publisher: Al-Mustansyriah University الجامعة المستنصرية

Loading...
Loading...
Abstract

A linear algebraic method was introduce in [1, 2], in this paper, this method is used to design a linear compensators controller (LCC) which used together with another suggested disturbance reduction controller (DRC) to produce hybrid controller scheme. This hybrid controller is applied on single input-single output (SISO) second order linear unstable plants with linear disturbance, some of these plants may contains zero in right half plane. The first part of the hybrid controller scheme (the LCC) is used to stabilize the linear unstable systems by solving sets of linear algebraic equations, while the second part of the hybrid scheme (the DRC) is used to reduce the effect of the disturbance, in addition to improve the performance of LCC by reduce the oscillation, the error steady state, and the settling time of the system output response to reach the steady state. Many examples are tested to show the efficiency of this controller

الطريقة الخطية الجبرية تم تناولها في مصدر 2 ,1] [, ففي هذا البحث تم استخدام هذه الطريقة لتصميم مسيطر خطي ((LCC يعمل مع مسيطر أخر يقلل ليكونان مسيطر مزدوج. هذا المسيطر تم تطبيقه على منظومات خطية غير مستقرة من الدرجة الثانية وبوجود وقد تضم بعض هذه المنظومات على zero في الجانب الأيمن. علما أن هذه بعض هذه المنظومات من نوع SISO (أي تتعامل مع إدخال واحد وإخراج واحد). الجزء الأول من المسيطر مزدوج وهو يستخدم لجعل المنظومة مستقرة بواسطة حل مجموعة من المعادلات الجبرية, بينما الجزء الأخر يستخدم لتقليل تأثير إضافة إلى تحسين أداء المسيطر وذلك بتقليل التذبذب والخطأ عند الاستقرار وزمن الاستقرار. العديد من الأمثلة تم اختبارها لبيان دقة المسيطر.


Article
Improve Linear Quadratic Regulator by Particle Swarm Optimization Algorithms for Two Wheeled Self Bala ncing Mobile robot

Authors: Noor.M.Mjeed --- Ekhlas.H.Karam
Journal: Iraqi Journal for Electrical And Electronic Engineering المجلة العراقية للهندسة الكهربائية والالكترونية ISSN: 18145892 Year: 2017 Volume: 13 Issue: 2 Pages: 173-179
Publisher: Basrah University جامعة البصرة

Loading...
Loading...
Abstract

The aim of this paper is to suggest a methodical smooth control method for improving the stability of two wheeled self-balancing robot under effect disturbance. To promote the stability of the robot, the design of linear quadratic regulator using particle swarm optimization (PSO) method and adaptive particle swarm optimization (APSO). The computation of optimal multivariable feedback control is traditionally by LQR approach by Riccati equation. Regrettably, the method as yet has a trial and error approach when selecting parameters, particularly tuning the Q and R elements of the weight matrices. Therefore, an intelligent numerical method to solve this problem is suggested by depending PSO and APSO algorithm. To appraise the effectiveness of the suggested method, The Simulation result displays that the numerical method makes the system stable and minimizes processing time.


Article
Smith Predictor with Simple Control Scheme for Higher Order Systems

Authors: Qussay S.Tawfeeq --- Nasir.A.Al-awad --- Ekhlas H. Karam
Journal: Engineering and Technology Journal مجلة الهندسة والتكنولوجيا ISSN: 16816900 24120758 Year: 2011 Volume: 29 Issue: 3 Pages: 579-594
Publisher: University of Technology الجامعة التكنولوجية

Loading...
Loading...
Abstract

A simple control scheme with smith predictor connection is proposed inthis paper for time delay higher order systems. The control scheme issimply integral (I) controller with Proportional Derivative(PD)-Slidingmode controller(SMC). The initial values for the P,I, and D parameters aretaken from the reduced model of the higher order system. Additionalfeedback sliding mode control (FSMC) is also used to reduce the effect ofuncertainty in the prediction time delay values. A number of examples aretested and compared with other control methods like robust PID controllerwith smith predictor and Direct synthesis method with smith predictor toillustrate the efficient performance for the proposed control scheme.


Article
FPGA Simulation of Type-3 Feistel Network of The 128 bits Block Size Improved Blowfish Cryptographic Encryption
محاكاة FPGA لشبكة فيستيل نوع 3 وحجم كتلة bits-128 لخوارزمية التشفير المطورة Blowfish

Authors: Ashwaq Talib Hashim --- Yousra A. Mohammed --- Ekhlas H. Karam
Journal: Engineering and Technology Journal مجلة الهندسة والتكنولوجيا ISSN: 16816900 24120758 Year: 2010 Volume: 28 Issue: 9 Pages: 1707-1718
Publisher: University of Technology الجامعة التكنولوجية

Loading...
Loading...
Abstract

Reprogrammable devices such as Field Programmable Gate Arrays (FPGAs)are highly attractive options for hardware implementations of encryption algorithmsas they provide cryptographic algorithm agility, physical security, and potentiallymuch higher performance than software solutions , therefore this paper investigates ahardware design to efficiently implement block ciphers in VHDL based on FPGA’s.This hardware design is applied to the new secret-key block cipher called 128-bitsimproved Blowfish is proposed which is an evolutionary improvement of 64-bitsBlowfish designed to meet the requirements of the Advanced Encryption Standard(AES) to increase security and to improve performance. The proposed algorithm willbe used a variable key size up to 192 bytes. It is a Type-3 Feistel network iteratedsimple function 16 times.The resources used to implement the design just described are: the VHDLhardware description language, an FPGA platform from Xilinx and the XilinxSynthesis Technology (XST) software synthesis tools that belong to ISE 9.2i package.The device of choice is the XCV600-4fg680 belonging to the Virtex family ofdevices.In this paper, a pipeline and sequential methods are used to get a highthrougput (2.893Gbps) and a low area hardware design respectively.

خيارات جذّابة جداً (FPGA) الماديات القابلة للبرمجة مثل رقاقة المصفوفات المبرمحة لتطبيقات خوارزميات التشفيرِ كما يوفّرون أمن طبيعي ، وأداء أعلى بكثير فعلاً من حلولِ البرامجِ ،لذا هذه المقالة تَتحرى تطبيق تصميم مادي بشكل كفؤء لخوارمية تشفير جديدة بأستخدام لغة وصفالمستندة على رقاقة المصفوفات المبرمحة. هذا التصميمِ المادي يطبق على ( VHDL) الماديات 128- وهو تحسين تطويري bits Blowfish خوارزمية تشفير كتلية ذات المفتاح السري مسماةلزيادة الامنية ( AES) 64- صممت لتحقيق متطلبات معيار التشفير المتقدم bits Blowfish الىوتحسين الاداء. الخوارزمية المقترحة سوف تستخدم مفتاح متغير يقدر حجمه إلى حد 192 بايت.وهي شبكة فيستيل نوع 3 يكرر وظيفة بسيطة 16 مرة.المصادرالتي تسَتعملُ لَتطبيق التصميمِ الموصوف: لغة وصف الماديات رقاقة المصفوفاتإكس إس تي) أدوات تأليف ) Xilinx وتقنية تأليف (XCV600-4fg680) Xilinx المبرمجة من.ISE9.2i برامجِ الذي يعودانِ إلى برنامج

Keywords

Cryptographic --- Blowfish --- VHDL --- and FPGA


Article
Represent Different Types of Sliding Mode Controllers by VHDL
تمثيل أنواع مختلفة من مسيطرات الطريقة المنزلقة (Sliding mode controllers) بلغة الوصف المادي (VHDL)

Authors: Mohammed H. Khudair --- Ekhlas H. Karam --- Yousra Abd Mohammed
Journal: Engineering and Technology Journal مجلة الهندسة والتكنولوجيا ISSN: 16816900 24120758 Year: 2009 Volume: 27 Issue: 12 Pages: 2494-2516
Publisher: University of Technology الجامعة التكنولوجية

Loading...
Loading...
Abstract

This paper focus on represent and implementation the conventional sliding mode control (SMC), in addition to some types of the common enhancement SMC approaches using reconfigurable hardware technology based on Field Programmable Gate Arrays (FPGAs); this is because FPGAs are highly attractive options for hardware implementation. The enhancement SMC approaches that used here are:1) the conventional SMC with boundary layer, 2) PI sliding mode controller, and 3) boundary SMC with new approximation sign function. The main key of this work is toimplement these SMC approaches in high volume FPGA devices, a low area and fast clock speed device, where these approaches are implemented in Xilinx Vertix family Xcv1000-fg680-4 FPGA (the occupation rate is 86% and maximum net delay is 0.032 ns). All the architectures in VHDL, verified the functionality using Active-HDL simulator, and synthesis the data paths using ISE 4.1i software package synthesis tooland Xilinx place and route tool of this package. Finally, to test the performances of the enhancement SMC approaches, computer simulation is performed on linear and nonlinear system models in order to compare the performance of these SMC approaches to illustrate which approach between them give more efficient performance than the others

بالاضافة , (SMC) هذا البحث يركزعلى تمثيل وتطبيق سيطرة النمط المنزلقة التقليدية Sliding mode ) الى بعض ألانواع من الطرق المحسنة الشائعة لمسيطرات النمط المنزلقة بأستخدام تقنية برمجة واعادة برمجة الماديات مستندة على رقاقة المصفوفات (controllers وذلك بسبب ان هذه الرقاقات هي خيارات جذابة جدا" لتنفيذ الكيان , (FPGA) المبرمحة (Sliding mode) المادي.الهدف الاساسي من هذا البحث هو تنفيذ أربعة أنواع من المسيطرات نوع وذلك لغرض المساحة القليلة والسرعة العالية للتنفيذ.في هذا العمل قد تم (FPGA) بأستخدام ال بحيث كانت نسبة المستخدم من ( Xcv1000-fg680- استخدام رقاقة المصفوفات البرمجية نوع ( 4 0.032 . ولغرض التأكد من الاداء الوظيفي ns هذه الرقاقة هو 86 % وتأخير صافي أقصاه باستخدام (Timing Simulation) بصورة صحيحة للمسيطرات فقد تم أجراء المحاكاة الوقتية synthesis the data ) ولاكمال باقي العمليات التنفيذية (Active-HDL simulator) برنامج الوأخيرا ولغرض تجيك .( ISE 4.1i) فقد تمت بأستخدام برنامج (paths and place and route عمل هذه المسيطرات, انجزت عدة محاكاة حاسوبية على نماذج لأنظمة خطية وغير خطية بأستخدام Mat. Lab. برنامج ال


Article
Design and Implementations of a Mobile Target Tracking System Using FPGA
تصميم وتنفيذ نظام تتبع للهدف المتحرك باستخدام الFPGA

Authors: Laiyth M. Al-Rawi --- Dhafer R. Zaghar --- Ekhlas H. Karam
Journal: Engineering and Technology Journal مجلة الهندسة والتكنولوجيا ISSN: 16816900 24120758 Year: 2014 Volume: 32 Issue: 11 Part (A) Engineering Pages: 2627-2647
Publisher: University of Technology الجامعة التكنولوجية

Loading...
Loading...
Abstract

The design and implementations of a mobile target tracking system using field-programmable gate array (FPGA) are presented in this work. The idea of variable dimension (VD) filter which is used for tracking the nonmaneuver and maneuvering target is simplified and demonstrated by the FPGA implementations. In general, the VD filter consist of two different Kalman filter dimensions and the fading memory detection scheme. In this tracking algorithm, the first Kalman filter is operates in its normal mode in the absence of any maneuvers, at same time, from the property of the innovation sequence and state estimates of this filter, the fading memory detector switch is used to determine that a maneuver is occurring, once a maneuver is detected the second augmented Kalman filter which uses a different state model is used to track the target in maneuvering motion course. In this paper, the single Kalman filter is used to replace the second augmented filter of the VD algorithm, in this case when the maneuver is occur, the single filter is used in parallel with the first Kalman filter to track the target in maneuvering motion course without modifying the operation of the first Kalman filter. This step will simplified and reduce the calculation of the VD filter.The implementation for this system using FPGA will discuss in details, it will resulted to implement a low cost and mobile tracking system with high flexibility. Many of the general results presented in this paper are also useful for performance evaluation of this simplified variable dimension (SVD) filter algorithm as a compared with the VD filter algorithm.

في هذا العمل تم عرض التصميم والتنفيذ لنظام تتبع الهدف المتحرك باستخدام بوابة مجموعة الميدان للبرمجة (FPGA). حيث ان فكرة البعد المتغير (VD) مرشح الذي يستخدم لتتبع لهدف المناور وغير المناورة ا يتم تبسيطه وتعزيزة بواسطة تنفيذ ال FPGA. بشكل عام، مرشح VD يتكون من مرشحي كالمان مختلفين ألابعاد ونظام الكشف fading memory. في خوارزمية التتبع هذه ، مرشح كالمان ألاول يعمل في الوضع العادي في غياب أي مناورات، في الوقت نفسه، من خصائص التقديرات المتسلسله وتخمين الحالة لهذا المرشح، يتم استخدام الكاشف fading memory لتحديد أن مناورة حدثث، بمجرد الكشف عن مناورة فان مرشح كالمان المضاف الثاني والذي يستخدم نموذج مختلف يستعمل لتتبع الهدف خلال فترة المناورة.في هذا البحث, تم استخدام كالمان فلتر المفرد ليحل محل المرشح الثاني المضاف في خوارزمية ال VD ، في هذه الحالة عند حدوث المناورة ، يتم استخدام مرشح كالمان المفرد في نفس الوقت مع مرشح كالمان ألاول لتتبع الهدف خلال فترة المناورة دون تعديل في عمل مرشح كالمان الاول. وهذه الخطوة سوف تبسط وتقلل من حسابات مرشح VD. التنفيذ لهذا النظام باستخدام FPGA سوف يناقش بالتفاصيل، وسوف يؤدي إلى تنفيذ نظام تتبع للهدف المتحرك منخفض التكاليف و ذات مرونة عالية. العديد من النتائج العامة الواردة في هذا البحث هي أيضا مفيدة لتقييم أداء خوارزمية التصفية (SVD) هذه مقارنتا مع خوارزمية التصفية (VD).


Article
DESIGN AN OPTIMAL PID CONTROLLER WITH NONLINEAR FUNCTION USING BACTERIA FORAGING OPTIMIZATION FOR SINGLE FLEXIBLE LINK ROBOT MANIPULATOR
تصميم مسيطر PID امثل ذو دالة غير خطية بأستخدام طريقة BFO للسيطرة على ذراع روبوت مرن احادي الوصلة

Authors: Rokaia Sh. Habeeb --- Noor S. Abdul-Jaleel --- Ekhlas H. Karam
Journal: Journal of Engineering and Sustainable Development مجلة الهندسة والتنمية المستدامة ISSN: 25200917 Year: 2017 Volume: 21 Issue: 4 Pages: 14-29
Publisher: Al-Mustansyriah University الجامعة المستنصرية

Loading...
Loading...
Abstract

This paper presents an optimal design of a modified Proportional Integral Derivative (PID) controller with nonlinear signum function for vibration control of a single-link flexible manipulator system. This manipulator is a Single Input Multi Output (SIMO) system with applied torque as the input signal, and the hub angle and tip deflection as the outputs. The dynamic model of the flexible link system is represented by finite element method. The Bacteria Foraging Optimization (BFO) algorithm is used to tune the parameters of the PID controller. A nonlinear signum function is added to improve the performance of this controller. Different types of inputs are tested with different payloads to illustrate the robustness of the control scheme. The scheme successfully reduces the effect of the vibration and minimize it to zero at the tip-end, even with payload variation.

يقدم هذا البحث تصميم امثل لمسيطر PID معدل مع دالة Signum غير خطية للسيطرة على الاهتزازات في ذراع روبوت مرن أحادي الوصلة. نظام الذراع هو احادي الادخال و متعدد الاخراج, مع اعتبار العزم المسلط كقيمة ادخال وزاوية المحور واهتزاز نهاية الذراع كقيم اخراج. يتم تمثيل النموذج الديناميكي للذراع المرن احادي الوصلة باستخدام طريقة العناصر المحددة. يتم تنغيم مسيطر PID المعدل باستخدام طريقة BFO. تمت اضافة دالة Signum الغير خطية لغرض تحسين اداء المسيطر. التصميم المقترح تم فحصه لأكثر من اشارة ادخال و لأكثر من حمل و اظهرت النتائج تقليل الاهتزازات في نهاية الذراع المرن الى الصفر حتى مع تغيير الحمل.


Article
Design and Implementation of a Two Stage Controller for Ball and Beam System Using FPGA

Authors: Ivan A. Hashim --- Ekhlas H. Karam --- Noor S. Abdul-Jaleel
Journal: Engineering and Technology Journal مجلة الهندسة والتكنولوجيا ISSN: 16816900 24120758 Year: 2018 Volume: 36 Issue: 4 Part (A) Engineering Pages: 381-390
Publisher: University of Technology الجامعة التكنولوجية

Loading...
Loading...
Abstract

The ball and beam is, in fact, a standout amongst the essentially vital models, which are generally utilized for educating the control system because its simplicity to be built, modeled, and controlled. This system involve a ball roll on a beam and since the angle of the beam manipulate by servo motor, so the purposes of this paper is to design two stages controller to stabilize the ball position along the beam by varying the angle of beam. The First controller stage “is Proportional- Integral- Derivative” (PID) “for servo motor. The second stage of the controller is Proportional-Derivative (PD) to control the ball and beam plant. The Matlab simulation results illustrate the efficiency of this controller. Furthermore, this paper presents the complete hardware Field Programmable Gate Arrays (FPGA) design with real time implementation for the suggested controller. This controller utilized 1% of occupied slices when implement on Spartan-3A DSP 3400A Xilinx kit with 70.265


Article
An Efficient Technique for Information Recovery of Erroneous Medical Image Blocks Transmitting Over Error Prone Networks
طريقة كفوءة لاستعادة المعلومات من القطع المفقودة للصور الطبية المرسلة عبر الشبكات المعرضة للخطأ

Authors: Ekhlas H. Karam --- Media Abdul Razak Ali --- Fatimah S. Abdulsattar --- Khamis A. Zidan
Journal: Engineering and Technology Journal مجلة الهندسة والتكنولوجيا ISSN: 16816900 24120758 Year: 2010 Volume: 28 Issue: 13 Pages: 2551-2559
Publisher: University of Technology الجامعة التكنولوجية

Loading...
Loading...
Abstract

Imperfect transmission of block-coded images often causes lost blocks.These blocks may contain very important information of image. In thispaper, an efficient method of error concealment scheme is proposed forrestoring lost blocks and lines in medical images that are transmitted overerror prone network such as the internet and wireless networks. It adoptedthe idea of data hiding that can be implemented in the DCT domain. Thealgorithm determines the most important information in each block oforiginal image and rotated one by 900 clockwise and embeds this informationinto another block that is not adjacent to it, since adjacent blocks have highprobability to be lost at the same time. Simulation results show that thevisual quality and the PSNR evaluation of a reconstructed image aresignificantly improved using the proposed scheme with respect to othertechniques.

الارسال الردئ للصور ذات التشفير المقطع غالباً ما يسبب فقدان هذه القطع، وهذهالقطع ربما تحتوي على معلومات مهمة جدا في الصورة. في هذا البحث، تم اقتراح طريقةكفوءة لاستعادة القطع والخطوط المفقودة في الصور الطبية المرسلة عبر الشبكاتالمعرضة للخطأ، مثل الانترنت والشبكات اللاسلكية وقد اعتمدت هذه الطريقة على فكرةتضمنت هذه الخوارزمية تحديد . DCT اخفاء البيانات التي يمكن بنائها في مجالالمعلومات المهمة في كل قطعة للصورة الاصلية والصورة المدورة بمقدار 90 باتجاهعقارب الساعة واخفاء هذه المعلومات في قطعة أخرى ليست مجاورة لها ، لأن القطعالمتجاورة لها احتمالية كبيرة أن ُتفقد في نفس الوقت. وتبين النتائج المستخلصة ان جودةللصور المستعادة ان هناك تحسن كبير باستخدام الطريقة PSNR الرؤية وقيم الالمقترحة مقارنة مع التقنيات الاخرى.


Article
Design A Real Time Fast Fuzzy Filter Using Fpga

Authors: Dr. Ekhlas H. Karam --- Assist. Prof.Dr. Dhafer R. Zaghar --- Assist. Prof. Dr. Khamis A. Zidan
Journal: AL-NAHRAIN JOURNAL FOR ENGINEERING SCIENCES مجلة النهرين للعلوم الهندسية ISSN: 25219154 / eISSN 25219162 Year: 2010 Volume: 13 Issue: 1 Pages: 74-83
Publisher: Al-Nahrain University جامعة النهرين

Loading...
Loading...
Abstract

A nonlinear filtering is an important partof processing and restoring image sequence.The computation complexity of these filteringalgorithms makes them difficult for real-timeprocessing. This paper presents the designand implementation of a pure fuzzy filter,which is effective to remove the impulse noise,and a new method for hardwareimplementation into single chip FPGA isproposed. The construction of the fuzzy filteris simple and depends on a set of fuzzy rulesto well detect and remove noise pulses.Simulation results show that the fuzzy filterexhibits better filtering properties thanstandard median filters. The basic FPGAimplementation of the filter cannot reach thelimit for real time processing with goodefficiency. The proposed fuzzy filter isimplemented by modifying the input datalocations and increase the speed of processingseven times without any increase in the cost.

تعتبر المرشحات اللاخطية من اهم الاجزاء في معالجة الصور, حيث ان تعقيد هذه المرشحات يجعل من الصعب بناءها بتقنية الوقت الحقيقي (real-time). في هذا البحث تم تصميم و بناء مرشح ضبابي (fuzzy filter) لازالة الضوضاء النقطية. و قد تم اقتراح تقنية (FPGA) لبناء هذا المرشح بقطعة واحده. ان تركيبة المرشح تعتمد على مجموعة من القواعد الضبابية المصممة بصورة بسيطة لفحص وازالة الضوضاء النقطية بصورة جيدة. ومن نتائج المحاكاة تبين ان هذا المرشح يعطي نتائج افضل من مرشحات الوسيط التقليدية. وحيث ان البناء الاولي للمرشح لايغطي متطلبات الوقت الحقيقي, لذلك فان الاقتراح الجديد يعتمد على تحوير مواقع الدخل للمرشح مما يؤدي الى زيادة السرعة الى سبعة اضعاف دون اي زيادة في الكلفة

Listing 1 - 10 of 13 << page
of 2
>>
Sort by
Narrow your search

Resource type

article (13)


Language

English (8)

Arabic and English (5)


Year
From To Submit

2018 (2)

2017 (2)

2014 (2)

2012 (2)

2011 (1)

More...