research centers


Search results: Found 2

Listing 1 - 2 of 2
Sort by

Article
Design and Implementations of a Mobile Target Tracking System Using FPGA
تصميم وتنفيذ نظام تتبع للهدف المتحرك باستخدام الFPGA

Authors: Laiyth M. Al-Rawi --- Dhafer R. Zaghar --- Ekhlas H. Karam
Journal: Engineering and Technology Journal مجلة الهندسة والتكنولوجيا ISSN: 16816900 24120758 Year: 2014 Volume: 32 Issue: 11 Part (A) Engineering Pages: 2627-2647
Publisher: University of Technology الجامعة التكنولوجية

Loading...
Loading...
Abstract

The design and implementations of a mobile target tracking system using field-programmable gate array (FPGA) are presented in this work. The idea of variable dimension (VD) filter which is used for tracking the nonmaneuver and maneuvering target is simplified and demonstrated by the FPGA implementations. In general, the VD filter consist of two different Kalman filter dimensions and the fading memory detection scheme. In this tracking algorithm, the first Kalman filter is operates in its normal mode in the absence of any maneuvers, at same time, from the property of the innovation sequence and state estimates of this filter, the fading memory detector switch is used to determine that a maneuver is occurring, once a maneuver is detected the second augmented Kalman filter which uses a different state model is used to track the target in maneuvering motion course. In this paper, the single Kalman filter is used to replace the second augmented filter of the VD algorithm, in this case when the maneuver is occur, the single filter is used in parallel with the first Kalman filter to track the target in maneuvering motion course without modifying the operation of the first Kalman filter. This step will simplified and reduce the calculation of the VD filter.The implementation for this system using FPGA will discuss in details, it will resulted to implement a low cost and mobile tracking system with high flexibility. Many of the general results presented in this paper are also useful for performance evaluation of this simplified variable dimension (SVD) filter algorithm as a compared with the VD filter algorithm.

في هذا العمل تم عرض التصميم والتنفيذ لنظام تتبع الهدف المتحرك باستخدام بوابة مجموعة الميدان للبرمجة (FPGA). حيث ان فكرة البعد المتغير (VD) مرشح الذي يستخدم لتتبع لهدف المناور وغير المناورة ا يتم تبسيطه وتعزيزة بواسطة تنفيذ ال FPGA. بشكل عام، مرشح VD يتكون من مرشحي كالمان مختلفين ألابعاد ونظام الكشف fading memory. في خوارزمية التتبع هذه ، مرشح كالمان ألاول يعمل في الوضع العادي في غياب أي مناورات، في الوقت نفسه، من خصائص التقديرات المتسلسله وتخمين الحالة لهذا المرشح، يتم استخدام الكاشف fading memory لتحديد أن مناورة حدثث، بمجرد الكشف عن مناورة فان مرشح كالمان المضاف الثاني والذي يستخدم نموذج مختلف يستعمل لتتبع الهدف خلال فترة المناورة.في هذا البحث, تم استخدام كالمان فلتر المفرد ليحل محل المرشح الثاني المضاف في خوارزمية ال VD ، في هذه الحالة عند حدوث المناورة ، يتم استخدام مرشح كالمان المفرد في نفس الوقت مع مرشح كالمان ألاول لتتبع الهدف خلال فترة المناورة دون تعديل في عمل مرشح كالمان الاول. وهذه الخطوة سوف تبسط وتقلل من حسابات مرشح VD. التنفيذ لهذا النظام باستخدام FPGA سوف يناقش بالتفاصيل، وسوف يؤدي إلى تنفيذ نظام تتبع للهدف المتحرك منخفض التكاليف و ذات مرونة عالية. العديد من النتائج العامة الواردة في هذا البحث هي أيضا مفيدة لتقييم أداء خوارزمية التصفية (SVD) هذه مقارنتا مع خوارزمية التصفية (VD).


Article
Low Cost and High Speed Look-Up Table Implementation of Xilinx FPGA
تنفيذ تقنية XILINXFPGA باستخدام جدول القرار باقل كلفة وأعلى سرعة.

Loading...
Loading...
Abstract

There are two methods to implement LUT up to 7-bit depends on the type of Xilinx chip hardware and the software that can use in design and the code generation. The first method implements LUT as a RAM. This method gives high speed and requires a very high cost.The second method implements LUT as logic gates. This method requires special software and gives a low speed implies. This paper proposed a modification to the second method that will save the speed of the first method and low cost of the second method. It depends on the design of the LUT. Therefore it will not require special software.

هناك طريقتان لبناء الجداول الرقمية LUT سعة 7-بت تستند إلى تقنية Xilinx والى البرامجيات المستخدمة في تصميم وتوليد الشفرة. الطريقة الأولى المستخدمة لبناء الجداول الرقمية على شكل ذاكرة RAM وهذه الطريقة تكون عالية الكلفة وذات سرعة عالية. إما الطرية الثانية فتستخدم البوابات المنطقية وهذه تحتاج إلى برمجيات خاصة وتكون إبطا من الطريقة السابقة.في هذا البحث تم اقتراح طريقة لتحوير وتطوير الطريقة الثانية بحيث تعطي نفس سرعة الطريقة الأولى مع كلفة مقاربة للطريقة الثانية دون الحاجة إلى برمجيات خاصة.

Keywords

Listing 1 - 2 of 2
Sort by
Narrow your search

Resource type

article (2)


Language

Arabic and English (1)

English (1)


Year
From To Submit

2014 (1)

2005 (1)