research centers


Search results: Found 7

Listing 1 - 7 of 7
Sort by

Article
Design and Implementation of Programmable Multi-Mode Digital Modulator for SDR Using FPGA
تصميم وتنفيذ مضمن رقمي مبرمج متعدد الاغراض باستخدام بورد مصفوفة البوابات البرمجية

Author: Majid S. Naghmash
Journal: Engineering and Technology Journal مجلة الهندسة والتكنولوجيا ISSN: 16816900 24120758 Year: 2014 Volume: 32 Issue: 7 Part (A) Engineering Pages: 1655-1670
Publisher: University of Technology الجامعة التكنولوجية

Loading...
Loading...
Abstract

The design of programmable multi-mode digital modulator for software defined radio (SDR) technology using FPGA is developed and investigated in this paper. The system generator from Xilinx and MATLAB tools are used for FPGA design as well as the implementation of the modulator over a Virtex-4 FPGA board. The HDL language on Xilinx ISE is used to generate the bit stream of the modulator algorithms into ADC/DAC device and FPGA board. The modulated signal obtained from MATLAB simulation is evaluated with the tested signal to verify the system functionality. Lastly, the optimally synthesized netlist of the integrated design is downloaded into Xilinx Virtex-4 FPGA MB development board. The verification of DAC output signal via oscilloscope demonstrate the empirical real-time signals similar to the simulated waveforms. Results shows the successfully implementation steps as timing constraint of FPGA is accepted without error. The proposed design is promising to enhance the current and next generation of communication systems with less power consumption compared with conventional design in term of FPGA Slices and Look Up Tables (LUTs) during the implementation process. The improvement in Slices and LUTs produce by ISE project utilization summary is 65% and 79% respectively.

هذا البحث يقدم تصميم معدل رقمي مبرمج متعدد الاغراض باستخدام بورد مصفوفة البوابات البرمجية والذي تم تطويره والتحقق منه. استخدم في هذا البحث برنامج ماتلاب ومولد النظام لتنفيذ المعدل في البورد المبرمج. تم توليد لغة وصف البورد باستخدام البرنامج التكاملي ومن ثم توليد جداول لوغارتم المعدل الى البورد المبرمج. الاشارة المعدلة بالمحاكات تم مقارنتها بالاشارة الحقيقية وتم تقييمها باستخدام مولد النظام. تم مقارنة نتائج المحاكات مع نتئج التنفيذ واثبتت تطابقهما. بينت النتائج تنفيذ المشروع بنجاح كافة الخطوات كون المحددات الزمنية للبورد قبلت بدون اخطاء. التصميم المقترح يعزز انظمة الاتصالات الحالية والمستقبلية باقل قدرة مستهلكة بالمقارنة مع التصاميم الحالية محسوبة من خلال كمية الشرائح والجداول المستخدمة في مصفوفة البوابات المبرمجة عند التنفيذ. التحسن بعدد الشرائح والجداول بحدود 65% و79% على التوالي حسب ما جاء بملخص المشروع المتولد من البرنامج ISE.


Article
DEVELOPMENT OF A SERIAL COMMUNICATION PROTOCOL FOR SATELLITE ATTITUDE DETERMINATION AND CONTROL SYSTEM SIMULATOR
تطوير بروتكول المنفذ المتوالي لمحاكاة منظومة ألسيطره والتحديد لموقع ألستلايت

Authors: Mousa Kadhim Wali --- Md. Hussein Baqir --- Majid S. Naghmash
Journal: DIYALA JOURNAL OF ENGINEERING SCIENCES مجلة ديالى للعلوم الهندسية ISSN: 19998716/26166909 Year: 2015 Volume: 8 Issue: 4 Pages: 574-588
Publisher: Diyala University جامعة ديالى

Loading...
Loading...
Abstract

The purpose of this research is to design a valid serial communication protocol for satellite and developing Attitude Determination Control System (ADCS) simulator and on Hardware in the Loop (HIL) simulator by using digital signal processing dsPIC30F4013 board. ADCS subsystem consists of actuator, controller, sensor subsystem, and On Board Computer (OBC). These subsystem need to communicate between each other to control and determine the satellite attitude. The ADCS simulator is needed Because of the difficulties of satellite ADCS study in the space. The development of this simulator is divided into microcontroller (MCU) integration in linear bus, HIL simulator, and analog to digital convertor (ADC). The HIL simulation is done through MATLAB to generate raw data which represents satellite attitude. A PID controller has been used as the control system for the satellite actuator. ADC feature of the MCU is used to convert potentiometer analog value to digital which represents either satellite temperature or pressure value. Four MCU has been integrated together using RS485 bus with the implementation of token bus access. Cyclic Redundancy Check and checksum had been tested in the transmission. The entire simulator design program has been done in C language and successful test results show that the research objectives has been achieved with 0.14 as an angle error in degrees with settling time 20s based on simple and low cost hardware with an overall 54.9s for data transfer, therefore these features considered as a contribution regarding too simple, fast and accurate satellite PID controller.

الغرض من هذا ألبحث لتصميم بروتكول أتصالات متوالي موثوق به للستلايت وذلك بتطوير محاكاة تحدبد ألموقع للستلايت بمنظومة ألسيطره ((ADCS ألمعتمده على محاكاة ألكيان ألمادي في ألحلقه (HIL) بأستعمال بورد معالج ألشاره الرقمي dsPIC30F4013. منظومة ADCS تتألف من ألمشغل ألميكانيكي, ألمسيطر, ألمتحسسسات, وبورد ألحاسوب. هذه ألأجزاء تحتاج ألى ألأتصال فيما بينها لغرض ألسبطره على موقع ألستلايت. نظرا لصعوية دراسة منظومة ADCS للستلايت في ألجو, لذلك دعت ألحاجه ألى محاكاتها. تطوير هذا ألمحاكاة يقسم الى مجموعة من مسيطر دقيق في ناقل خطي, محاكاة ألكيان ألمادي HIL ومحول تماثلي ألى رقمي. محاكاة HIL ينجز من خلال ماتلاب ليولد بيانات متواليه والتي تمثل موقع ألستلايت وألسيطره عليه. ألمسيطر PID أستخدم كنظام سيطره على ألمشغل ألميكانيكي للستلايت. مميزات ألمحول ألنماثلي ألى رقمي ألخاص بألمسيطر ألدقيق أستخدم لتحويل فرق ألجهد ألتماثلي وألذي يمثل قيمة ضغط وحرارة ألستلايت. أربعة من ألمسيطرات ألدقيقه أستخدمت سويه بأستخدام ناقل RS485 بتنفيذ جلب رمز ألناقل. تم أستخدام ألتحقق ألدوري ألفائض وتحقيق ألمجموع في ألنقل. بقية برنامج ألمحاكاة صمم معتمدا على لغة C وأن ألنتائج بينت بأن أهداف ألبحث قد تم ألحصول عليها بزاوية خطأ 0.14 درجه وبزمن أستقرار 20s معتمدا على تصميم يسيط ورخيص ألكلفه وبوقت كلي 54.9s لنقل ألبيانات.


Article
High Level Implementation Methodologies of DSP Module using FPGA and System Generator
طريقة تنفيذ عالية المستوى لمعالج الاشارة الرقمية باستخدام مصفوفة البوابات المبرمجة ومولد النظام

Authors: Majid S. Naghmash --- Mousa K. Wali --- Amar A. Abdulmajeed
Journal: Engineering and Technology Journal مجلة الهندسة والتكنولوجيا ISSN: 16816900 24120758 Year: 2016 Volume: 34 Issue: 2 Part (A) Engineering Pages: 295-306
Publisher: University of Technology الجامعة التكنولوجية

Loading...
Loading...
Abstract

This paper presents the high level implementation methodologies of Digital Signal Processing (DSP) module by using the Field Programmable Gate Array (FPGA) andintegrated software environments (ISE) with the System Generator programs. The shortest and efficient paths to design a Xilinx Vertix-4 FPGA using MATLAB, ModelSim, synplify Pro software tools is introduced. The floating point design in MATLAB has been moved to fixed point values using Xilinx DSP system generator software a model based approach associated with assistance software from Mathworks and Synplicity. The obtained result shows an important utilization in FPGAarea.

هذا البحث يقدم طريقة تنفيذ عالية المستوى لمعالج الاشارة الرقمية باستخدام مصفوفة البوابات المبرمجة ومولد النظام. استخدمت طرق قصيرة وكفوءة لتصميم مصفوفة البوابات المبرمجة باستخدام مجموعة برامجيات حديثة لتغيير تصاميم القيم المثالية الى القيم الحقيقية بمساعدة برامجيات مساعدة من مجموعة ماثوورك . النتائج تبين اختزال مهم في مساحة البوابات المبرمجة .

Keywords

DSP --- FPGA --- MATLAB --- System Generator --- ISE


Article
Optimal Design for Software Defined Radio Based FPGA
التصميم الامثل للنظام الراديوي المعرف برمجيا باعتماد مصفوفة البوابات المبرمجة

Authors: Mahmod Farhan محمود فرحان مصلح --- Majid S. Naghmash ماجد صلال نغمشم. --- Faeza Abbas . فائزة عباس عب
Journal: Journal of Engineering and Sustainable Development مجلة الهندسة والتنمية المستدامة ISSN: 25200917 Year: 2014 Volume: 18 Issue: 3 Pages: 148-161
Publisher: Al-Mustansyriah University الجامعة المستنصرية

Loading...
Loading...
Abstract

This paper presents, optimal design for the software defined radio (SDR) based Field Programmable Gate Array (FPGA) using modern software programs from Mathworks and Xilinx. The SDR mode have to be used which is extremely in meeting the increasing demands of the wireless communication and mobile industry. Nowadays, all digital communication systems need to easy adopted with more complicated coding and modulation techniques. The shortest and efficient paths to design an FPGA using MATLAB, Xilinx System Generator, ModelSim, synplify Pro and Integrated Software Environments (ISE) software tools is introduced in this research. The floating point design in MATLAB has been moved to fixed point values using the most attractive and friendly Xilinx Digital Signal Processing (DSP) system generator software a model based approach associated with assistance software from Mathworks and Synplicity. Result obtained shows an important utilization in Look Up Table (LUTs) and Slices in FPGA design.

هذا البحث يقدم التصميم الامثل للنظام الراديوي المعرف برمجيا(SDR) باعتماد مصفوفة البوابات المبرمجة باستخدام أحدث البرامجيات. تقنية (SDR) يجب ان تستعمل بشكل ملحوظ لتامين الطلبات المتزايدة في الاتصالات الاسلكيه والصناعة النقالة للسماح لكل أنظمة الاتصال الرقمية لتبني تقنيات تحميل وتشفير أكثر تعقيدا ،. لذلك، في هذه البحث، يعتمد على الطريق الأقصر والكفوءه لتصميم مصفوفة البوابات المبرمجة من خلال استخدام برنامج مولد النظام وModeSim وpro ISE , MATLAB , Synplify ( بيئات البرامج المتكاملة) و أدوات برامج مقدمه . تصميم تمثيل قيم الإعداد في برنامج ماتلاب يحول إلى القيم الثابتة باستخدام البرنامج الأكثر شيوعا وحداثة المتمثل بقاعدة المعالج الرقمي للإشارة . إن حاملات الإشارة ورموزها يمكن اكتشافها بالاعتماد على دائرة قفل الطور .النتائج التي تم الحصول عليها تؤكد على إمكانية تحسين وتقليل عدد الجداول(LUT) والشرائح(Slices) في تصميم مصفوفة البوابات المبرمجة.

Keywords

FPGA --- SDR --- MATLAB --- System Generator --- ISE


Article
Design and Implementation of Fast Ambulatory System for Cardiac Patients Using GSM Network and ECG Signal
تصميم وتنفبذ نظام الاسعاف الفوري لمرضى القلب باستخدام شبكة النظام العالمي للهاتف المحمول )جي إس أم( وإشارة جهاز تخطيط القلب الكهربائي )أي, سي,جي(.

Authors: Ass. Prof. Dr. Mousa K. Wali --- Dr. Abass F. Humadi --- Ass. Prof. Dr. Majid S. Naghmash
Journal: JOURNAL OF MADENAT ALELEM COLLEGE مجلة كلية مدينة العلم الجامعة ISSN: 2073,2295 Year: 2017 Volume: 9 Issue: 1 Pages: 162-173
Publisher: City College of Science University كلية مدينة العلم الجامعة

Loading...
Loading...
Abstract

This paper presents, the design and implementation of fast ambulatory system for cardiac patients by using global system mobile (GSM) network and Electrocardiography (ECG) signal. The early detecting of critical case in the heart performance gave enough time to help the patient with heart disease. Depending on the filter response and ECG band limited signal, the proposed system generate voice alarms to the monitor when the time band of the QRS complex wave in the ECG signal is exceeded the standards duration which indicate that the patients in dangerous condition and arrhythmia may be founded. The FIR filter response analyzed the distorted ECG signal and produce an alarm which will be send by GSM transmitter to the nurse or doctor mobile phone reciever at monitor center when the ECG frequency band jumb over natural frequency and high risk of cardiac patients. The low pass FIR filter performance using kaiser window permit to pass only the natural band otherwise send emergency alarms via GSM mobile phone. Results shows and efficient and hilight observation with each case recording by FDA tool in MATLAB.

تعرض هذه الورقة, تصميم نظام فعال في حالات الطوارئ للمرضى الذين يعانون من أمراض القلب, استناداً إلى إشاراتتخطيط القلب الكهربائية (ECG) باستخدام مرشح عامل تصفية الاستجابة ) FIR ( وشبكة النظام العالمي للهاتف المحمول.(GSM) أنالكشف المبكر للحالة الحرجة في أداء القلب تساعد على تقديم المساعدة للمريض بمرض القلب في وقت مبكراعتماداً على استجابةالمرشح وإشارة الحزمةالمحدودة لتخطيط القلب الكهربائي , أن النظام المقترح يولد الإنذارات الصوتية إلىجهاز العرض عندما تتجاوز وقت الموجة المركبة في إشارة تخطيط القلب الكهربائي لاكرر من 0.08 من الرانية مما يشير إلىأن المريض في حالة خطيرة وعدم انتظام ضربات القلب. أن تحليل إشارة تخطيط القلب الكهربائي المضطربة باستخدام مرشحعامل تصفية الاستجابة ) FIR (يولد إنذار الذي سيرسل عبر شبكة النظام العالمي للهاتف المحمول (GSM) الى متلقي الهاتفالمحمول كالممرضة أو الطبيب عندما تتجاوز ترددات القلب عن التردد الطبيعي في تخطيط القلب الكهربائيوحدوث خطورةعالية لمريض القلب. باستخدام مرشح عامل تصفية الاستجابة ) FIR ( منخفض التمرير باستخدام نافذة كايزر تسمح لتمريرالحزم الطبيعية فقط وإلا سيتم إرسال إنذارات الطوارئ تحت تكنولوجيا البرمجيات الراديو عن طريق الشبكة الدولية للهاتفالنقال GSM . النتائج تظهر كفاءة, وتسلط الضوء على المراقبة مع كل حالة تسجل عن طريق أداة تصميم الفلتر الرقمي )FDA tool ( في MATLAB .


Article
Efficient FPGA Design Flow Based QAM Modulator Using System Generator and MATLAB
تَصمیم فعال لمصفوفة البوابات المبرجة (إف بي جي أي) یعتمد التعدیل الرباعي باستخدام مولد النظام وبرنامج ماتلاب

Authors: Majid S. Naghmash ماجد صلال نغمش --- Khaleel J. Hammadi خلیل جدیع حمادي --- Ali M. Hammadi علي مھدي حمادي
Journal: AL-MANSOUR JOURNAL مجلة المنصور ISSN: 18196489 Year: 2014 Issue: 22 Pages: 45-63
Publisher: Private Mansour college كلية المنصور الاهلية

Loading...
Loading...
Abstract

This study presents, efficient FPGA Virtex-5 design flow based QAMmodulator using System Generator from Xilinx and MATLAB frommathworks. To allow all digital communication systems for easy adoptedwith more complicated coding and modulation techniques, the SoftwareRadio (SR) mode has to be used which is extremely in meeting theincreasing demands of the wireless communication and mobile industry.However, in this study, the shortest and efficient paths to design an FPGAusing MATLAB, Xilinx System Generator, ModelSim, synplify Pro and ISE(Integrated Software Environments ) software tools is introduced. Thefloating point design in MATLAB has been moved to fixed point valuesusing the most attractive and friendly Xilinx DSP system generatorsoftware a model based approach associated with assistance softwarefrom Mathworks and Synplicity. Result obtained shows an importantutilization in Look Up Table (LUT) and Slices in FPGA Virtex-5 design.This demonstrates the ability of less power consumption.

ھذه الدراسة تقدم ،تَصمیم وتنفیذ مصفوفة البوابات المبرمجة بالاعتماد على التعدیل الرباعي باستخداممولد النظام وبرنامج ماتلاب. للسَماح لكُلّ أنظمة الإتصالِ الرقمیةِ لتبني تقنیات تحمیل وتشفیر اكثر تعقیدا،ِ یَجِبُ أَنْ یُستَعمل نمط إس دي آر بشكل ملحوظ لتامین الطلبات المتزایدةِ مِنْ إتصالِ اللاسلكي والصناعةَالنقَّالةَ. لذلك، تعتمد ھذه الدراسةِ، على الطرق الأقصر والكفوءة لتَصمیم مصفوفة البوابات المبرمجة منماتلاب وآي إس إي ( بیئاتَ البرامجِ , Synplify خلال استخدام برنامج ، مولّد نظامِ ، مودیلسمالمتكاملة) و أدوات برامجِ مُقَدَّمةُ. تصمیم تمثیل قیم الاعداد في برنامج ماتلاب یحول إلى قِیَمِ الثابتةِباستخدام البرنامج الأكثر شیوعا وحداثة المتمثل بقاعدة المعالج الرقمي للاشارة . ان حاملات الاشارةورموزھا یمكن اكتشافھا بالاعتماد على دائرة قفل الطور . النتائج التي تم الحصول علیھا تؤكد علىامكانیة تحسین وتقلیل عدد الجداول والشرائح في تصمیم مصفوفة البوابات المبرمجة مما یعني استھلاكاقل للقدرة

Keywords

FPGA --- Virtex-5 --- SR --- MATLAB --- Sys. Gen


Article
DESIGN AND VERIFICATION OF MULTI-RATE DECIMATION FILTER FOR WIRELESS AND MOBILE SYSTEM
تصميم مرشح مخمد متعدد السرعات للانظمة اللاسلكية والنقالة

Authors: Majid S. Naghmash ماجد صلال نغيمش --- Aktham Hassan Ali أكثم حسن علي --- Abdulhassan Nasayif Al-Kujaili عبد الحسن نصيف الدجيلي
Journal: AL-TAQANI مجلة التقني ISSN: 1818653X Year: 2014 Volume: 27 Issue: 1 Pages: E1-E15
Publisher: Foundation of technical education هيئة التعليم التقني

Loading...
Loading...
Abstract

This paper present, the design and simulation of multi rate decimation filter to work with wireless mobile system under software defined radio (SDR) technology. The decimation filter is designed with three stages of decimation filter that consists of Cascaded Integrated Comb (CIC) decimation filter, Compensating Finite Impulse Response (CFIR) filter and Programmable Finite Impulse Response (PFIR) filter. The three cascaded filters could operate to reduce the intermediate frequency from 100MHz to 100 KHz baseband signal in order to more processing. System Generator offers the multiplier less Multiply-Accumulate (MAC) Finite Impulse Response block which reduce the implementation area. The three filters are designed and simulated using MATLAB and verified with System Generator design from Xilinx. Results obtained from the simulations and verification of this design, has shown that the proposed algorithm reduces the error to 2x10-4 between MATLAB design and System generator. The techniques used are promising, and also develops the sample rate conversion of current wireless systems and new generation of wireless communication system up to 100MHz in IF band.

يقدم هذا البحث تصميم ومحاكات مرشح مخمد متعدد السرعات للعمل مع انظمة الموبايل اللاسكلي بتكنلوجيا الراديوات المعرفة برمجيا. صمم هذا المرشح المخمد بثلاثة مراحل والتي تتضمن المخمد المتعاقب ومرشح التحسين ذو الاستجابة المحدودة والمرشح المبرمج. تعمل المراحل الثلاثة المتعاقبة على خفض التردد المتوسط من 100 ميكاهيرتز الى 100 كيلو هيرتز لغرض معالجة الاشارة الاساسية. يوفر مولد النظام مرشحات لاتحتاج الى عمليات ضرب متكررة والتي تقلل من مساحة التصميم. المراحل الثلاثة صممت باستخدام برنامج ماتلاب وتمت محاكاتها والتحقق منها بواسطة مولد النظام . نتائج المحاكات والتحقق تبين ان هذا التصميم يحقق نسبة خطاء لاتتعدى 2x10-4 بين المحاكات والتنفيذ الفعلي. التقنيات المستخدمة واعدة وتساهم في تطوير عملية تغيير معدل سرعة الاشارة للاتصالات الحالية والمستفبلية لغاية 100 ميكاهيرتز في حزمة التردد المتوسط.

Keywords

DDC --- SDR --- GSM --- MATLAB --- System Generator

Listing 1 - 7 of 7
Sort by
Narrow your search

Resource type

article (7)


Language

English (4)

Arabic and English (2)


Year
From To Submit

2017 (1)

2016 (1)

2015 (1)

2014 (4)