research centers


Search results: Found 18

Listing 1 - 10 of 18 << page
of 2
>>
Sort by

Article
Efficient DSP Receiver Architecture for Underwater Acoustic Communications
معماریة مستلم لمعالج الاشارة الرقمیة ذو كفاءة عالیة للاتصالات الصوتیة تحت الماء

Author: A. E. Abdelkareem عمار عبد الملك عبد الكریم
Journal: AL-MANSOUR JOURNAL مجلة المنصور ISSN: 18196489 Year: 2013 Issue: 20 Pages: 189-199
Publisher: Private Mansour college كلية المنصور الاهلية

Loading...
Loading...
Abstract

In this paper, design of coherent receiver for underwater acoustic communicationapplicable for digital signal processor (DSP) is presented. This includes the use ofchannel coding in the form of bit-interleaved coded modulation with iterative decoding(BICM-ID). An architecture of single carrier receiver is suggested instead ofmulticarrier modulation to be implemented for real-time applications. To investigatethe architecture, simulation results obtained by MATLAB are presented and revealthat BICM-ID is useful to mitigate errors through AWGN channel. Additionally, weadopt C language to investigate the receiver architecture that can be applied for realtimeapplications

في ھذا البحث، تصمیم مستقبل للاتصالات الصوتیة تحت الماء قابل للتطبیق على معالج الاشارة الرقمیة قد تم تبیانھ. ھذایشمل استخدام تجفیر الوسط الناقل على شكل التنغیم المجفر والمبعثر على مستوى البت مع فتح التجفیر المتكرر. معماریةلمستقبل ذات حامل منفرد تم اقتراحھ بدلا من التنغیم ذات حوامل متعددة لغرض بناءه في تطبیقات الزمن الحقیقي. لغرضفحص المعماریة، نتائج تم الحصول علیھا بواسطة التقلید وباستخدام حقیبة البرامج ماتلاب تم عرضھا واكدت بانھ التنغیمالمجفر والمبعثر على مستوى البت مع فتح التجفیر المتكرر مفید لتقلیل الاخطاء خلال الوسط الناقل من نوع الضوضاءالبیضاء التجمیعیة الكاوسیة . بالاضافةالى ذلك، تم تبني لغة سي لفحص معماریة المستقبل الذي یمكن تطبیقھ علىتطبیقات الزمن الحقیقي.

Keywords

BICM-ID --- DSP --- UNDERWATER ACOUSTIC


Article
The effect of noise on digital phase locked loop circuit of second order
تأثير الضوضاء على الدائرة الرقمية المغلقة من الدرجة الثانية

Author: Dr. Muhamed Ibrahim Shujaa م. د محمد ابراهيم شجاع
Journal: JOURNAL OF MADENAT ALELEM COLLEGE مجلة كلية مدينة العلم الجامعة ISSN: 2073,2295 Year: 2018 Volume: 10 Issue: 2 Pages: 88-102
Publisher: City College of Science University كلية مدينة العلم الجامعة

Loading...
Loading...
Abstract

This paper present a theoretical and experimental work of noise effect on the main performance measure of the second order zero crossing digital phase locked loop (ZDPLL). The loop error probability density function (P.D.F) satisfies the Chapman-kolomogrov equation. From this and the basic equation of approximate expression for the steady state phase error p.d.f. phase error variance and we obtained the loop noise bandwidth on matlab programme. The main measurement used in this paper is value of reliability, phase error variance, probability of correct locked and maximum phase jitter.

يتناول البحث تحليل نظري معززا بتصاميم عملية على تأثير الضوضاء على مقايس الاداء الرئيسية لدائرة ضبط الطور الرقمية من الدرجة الثانية عابرة الصفر.ان دالة كثافة الاحتمالية للطور تتبع معادلة جابمان كولومكروف.من هذا ومن المعادلة الاساسية لعمل المنظومة تم اشتقاق معادلات تقريبية (خطية)للطور في حالة الاستقرار معدل الاهتزاز الطوري وعرض حزمة الضوضاء. ان المقايس الرئيسية التي اعتمدت في البحث هي مقدار الاعتمادية معدل الاهتزاز الطوري،احتمالية الاقفال الصحيحة واعلى اهتزاز في الطور.

Keywords

DPLL --- PLL --- Digital filter --- DSP


Article
Coloring Of Gray-Scale Image Using FPGA

Author: Ammar A. Hassan
Journal: Journal of Engineering مجلة الهندسة ISSN: 17264073 25203339 Year: 2010 Volume: 16 Issue: 4 Pages: 5932-5945
Publisher: Baghdad University جامعة بغداد

Loading...
Loading...
Abstract

The image processing is one from the most powerful fields in the modern DSP techniques; also it has wide range of applications this day such as image compression, filtering and coloring. However, these processes required to a huge data processing so it has a problem under real time or movie.The huge data processing under real time requires spatial processing tools such as super parallel processing computers or spatial hardware systems. This paper introduces a mechanism of coloring gray scale image algorithm through dedicated hardware devices.The FPGA devices are used as a more suitable platform for image processing applications, special methods of parallelism and pipelining technique can be reconfigured and synthesized on FPGA categories. Xilinx series are selected as a platform of coloring algorithm by transferring the color property between pair image, source (colored) and target (gray) images.The algorithm colorizes each gray scaled pixel by matching chromatic value of it with each pixel of colored image and synthesis it on the Xilinx FPGA devices using VHDL synthesizer tool. Many computational and process manners of this scheme are presented of 8-bit precision for each pixel of pair image.Finally, testing and performance of this technique obtained on ISE 4.1i software implementation and comparing results with other simulator results.

أن معالجة الصور هي واحدة من أغلب المجالات الرائعة في تقنيات معالجة الإشارة الرقمية الحديثة والتي لها مدى واسع من التطبيقات في الوقت الحاضر, مثالاً على ذلك ضغط الصور; الترشيح والتلوين. مع ذلك هذه العمليات تتطلب معالجة بيانات واسعة جداً لذلك تعتبر مشكلة ضمن تطبيقات الزمن الحقيقي والأفلام السينمائيةأن معالجة البيانات الواسعة ضمن تطبيقات الزمن الحقيقي تتطلب أدوات معالجة خاصة مثل حاسبات معالجة متوازية عالي أو منظومات كيان مادي خاصة. هذا البحث يقدم خوارزمية لتلوين الصور الرمادية من خلال أجهزة كيان مادي مخصصة. أن أجهزة الكيان المادي المسماة حيز البوابات المرتب بهيئة صفوف قابلة للبرمجة (FPGAs) والتي تستخدم أرضية جداً مناسبة لتطبيقات معالجة الصور بطرق خاصة من التقنيات المتوازية ومجموعة التقنيات شبه الموازية التي يمكن إعادة تشكلها وتراكيبها على أصناف (FPGAs).أن سلسلة Xilinx التي تم اختيارها كأرضية لخوارزمية التلوين بواسطة نقل اللون المناسب بين الصورتين ] المصدر (ملونة) والهدف (الرمادية)[.الخوارزمية المقترحة تقوم بتلوين كل نقطة رمادية بمطابقة قيمة اللون الخاص بها مع كل نقطة بالصورة الملونة وتراكيبها على أجهزة ال (FPGAs) باستخدام أدوات تراكيب بلغة الكيان المادي المسماة بـ (VHDL). عدد من الحسابات وطرق المعالجة لهذه الهيكلية يتم طرحها بدقة "8" بت لكل نقطة لكلا الصورتين.أخيراً اختبار ألأداء لهذه التقنية تم الحصول عليها من خلال برنامج البناء والتنفيذ المسمى بـ (ISE 4.1i) ومقارنة النتائج مع نتائج محاكاة أخرى.

Keywords

coloring --- Gray-scale --- DSP --- VHDL --- Xilinx --- FPGA.


Article
High Level Implementation Methodologies of DSP Module using FPGA and System Generator
طريقة تنفيذ عالية المستوى لمعالج الاشارة الرقمية باستخدام مصفوفة البوابات المبرمجة ومولد النظام

Authors: Majid S. Naghmash --- Mousa K. Wali --- Amar A. Abdulmajeed
Journal: Engineering and Technology Journal مجلة الهندسة والتكنولوجيا ISSN: 16816900 24120758 Year: 2016 Volume: 34 Issue: 2 Part (A) Engineering Pages: 295-306
Publisher: University of Technology الجامعة التكنولوجية

Loading...
Loading...
Abstract

This paper presents the high level implementation methodologies of Digital Signal Processing (DSP) module by using the Field Programmable Gate Array (FPGA) andintegrated software environments (ISE) with the System Generator programs. The shortest and efficient paths to design a Xilinx Vertix-4 FPGA using MATLAB, ModelSim, synplify Pro software tools is introduced. The floating point design in MATLAB has been moved to fixed point values using Xilinx DSP system generator software a model based approach associated with assistance software from Mathworks and Synplicity. The obtained result shows an important utilization in FPGAarea.

هذا البحث يقدم طريقة تنفيذ عالية المستوى لمعالج الاشارة الرقمية باستخدام مصفوفة البوابات المبرمجة ومولد النظام. استخدمت طرق قصيرة وكفوءة لتصميم مصفوفة البوابات المبرمجة باستخدام مجموعة برامجيات حديثة لتغيير تصاميم القيم المثالية الى القيم الحقيقية بمساعدة برامجيات مساعدة من مجموعة ماثوورك . النتائج تبين اختزال مهم في مساحة البوابات المبرمجة .

Keywords

DSP --- FPGA --- MATLAB --- System Generator --- ISE


Article
Convolutional Code Constraint Length over Rayleigh Fading Channel: Performance Evaluation and Hardware Aspects

Author: A. E. Abdelkareem
Journal: IRAQI JOURNAL OF COMPUTERS,COMMUNICATION AND CONTROL & SYSTEMS ENGINEERING المجلة العراقية لهندسة الحاسبات والاتصالات والسيطرة والنظم ISSN: 18119212 Year: 2017 Volume: 17 Issue: 1 Pages: 42-48
Publisher: University of Technology الجامعة التكنولوجية

Loading...
Loading...
Abstract

In this paper, the performance of convolutional code constraint length for bandwidth efficient transmission over AWGN and Rayleigh fading channels is presented. Using intensive simulation and in terms of BER error floor, we evaluate the performance of binary phase shift keying (BPSK) mapping scheme. In addition, the hardware implementation considerations based on the Digital Signal Processor (DSP) platform of convolutional decoding are discussed. To be more specific, the code constraint length effect on both memory management and clock cycles are considered.


Article
A Proposed Triangular Net (DSP) for Index Physical Properties of Rocks and Its Possible Uses
شبكة مثلثية مقترحة (DSP) للخواص الفيزيائية الدالة للصخور واستخداماتها الممكنة

Author: Mohammad Q. H. Al-Jumaily محمد قاسم حسن الجميلي
Journal: Iraqi National Journal of Earth Science المجلة العراقية الوطنية لعلوم الارض ISSN: 16823222 Year: 2010 Volume: 10 Issue: 1 Pages: 65-80
Publisher: Mosul University جامعة الموصل

Loading...
Loading...
Abstract

الملخص
تعد الخواص الفيزيائية الدالة للصخور، خصوصا الكثافة (D) والوزن النوعي (S) والمسامية (P)، خواصا مهمة في علاقتها بالمقاومة الصخرية. لقد حاولت هذه الدراسة دمج هذه الخواص الثلاثة وحسب العلاقات الرياضية بينها في شبكة مثلثية اطلق عليها اسم (DSP). يمكن استخدام هذه الشبكة المثلثية اولا لتوضيح التأثيرات الناتجة عن العلاقات المتداخلة بين الخصائص الفيزيائية المميزة للصخور، ان هذا الاستخدام يتضمن قواعد علمية لدراسة العلاقة بين الخواص الفيزيائية والمقاومة الميكانيكية للصخور. وثانيا لتمثيل وتقدير الخواص الفيزيائية لعينات الصخور المختلفة. وثالثا لتصنيف الأنواع الصخرية المختلفة إلى مجاميع متباينة. يعبر عن كل مجموعة برمز يتألف من ثلاثة أحرف أبجدية. ورابعا لتوقع مدى ملاءمة الصخور للاستعمالات المتعددة في صناعة البناء. هذا الاستخدام قد استند على الانطقة الاربعة والتي قسمت اليها الشبكة المثلثية. اختبرت القابلية التطبيقية لهذه الشبكة المثلثية المقترحة ووجد ان النتائج كانت مقنعة تماما.

Index physical properties of rocks, particularly density (D), specific gravity (S) and porosity (P), formed an important relation to rock strength. This study attempts to integrate these three properties, according to their relationships through triangular net called (DSP). This triangular net can be used first to elucidate the resultant effects of interrelations of physical characteristics of rocks, and to predicate a scientific rules to study the relation between physical properties and mechanical strength of rocks. Second to represent and estimate the physical properties of various rock specimens. Third to classify different rock types into different groups. Each group is assigned a symbol that consists of three alphabetical letters. Fourth to estimate the suitability of rocks for various uses in the building industry. This use is based upon the zones into which the triangular net was divided. The applicability of this proposed triangular net is tested and the results found quite satisfactory.


Article
Design and Evaluation of a Web Based Virtual DSP Laboratory Using GUI and HTML
تصميم وتقويم لمختبر DSP أفتراضي باستخدام صفحات الويب عن طريق GUI و HTML

Authors: Burak Abedulhadi --- Ashwaq Q. Hamid
Journal: Journal of Engineering مجلة الهندسة ISSN: 17264073 25203339 Year: 2011 Volume: 17 Issue: 2 Pages: 279-306
Publisher: Baghdad University جامعة بغداد

Loading...
Loading...
Abstract

Engineering education should involve practical laboratory to support theoretical foundation and develop student skills. These hands on laboratories have some disadvantages such as expensive, supervision required, time and place restrictions. This paper presents design and evaluation of a web based virtual laboratory for teaching Digital Signal Processing (DSP) to undergraduate students in Electromechanical Engineering Department at the University of Technology. The laboratory experiments includes classification of signals, sampling theorem, Fourier series, complex Fourier series, Fourier transform, inverse Fourier transform, discrete Fourier transform, Fast Fourier Transform (FFT),convolution , Z-transform, and digital filters. Graphical User Interface (GUI) feature of MATLAB have been used to provide students with a friendly and visual approach in specifying input parameters while Hyper Text Markup Language (HTML) was used to illustrate theoretical foundations. The questionnaire survey and five point Likert scale are utilized in performing evaluation. Results of this evaluation showed that the proposed virtual DSP laboratory was helped students in DSP concepts, made positive effects on students’ achievements and attitudes when compared to traditional teaching methods

التعليم الهندسي يجب ان يشترك فيه المختبر العملي وذلك لأسناد الجانب النظري وتطوير مهارات الطالب .ان لهذه المختبرات بعض المشاكل مثل الكلفة العالية جدا كما أنها تتطلب أشراف بالاضافة الى المحددات الزمنية والمكانية. يقدم البحث الحالي تصميم وتقويم لمختبر افتراضي تم بناءه باستخدام صفحات الويب لتدريس مادة معالجة الاشارة الرقمية (DSP) لطلبة الدراسات الاولية في قسم الهندسة الكهروميكانيكية في الجامعة التكنولوجية. التجارب المختبرية المنفذة ستتظمن أنواع الاشارات , نظرية النمذجة , متسلسلة فورير , متسلسلة فورير المركبة, محول فورير, معكوس محول فورير, محول فوريرالمتقطع, محول فورير السريع (FFT) , الألتفاف , محولZ- , المرشحات الرقمية . واجهة المستخدم الرسومية (GUI) المميزة لبرنامج (MATLAB) تم استخدامها لاعطاء الطالب طريقة سهلة ومرئية في ادخال البيانات بينما تم استخدام لغة ترميز النصوص التشعبية (HTML) في توضيح الأسس النظرية. لقد تم أستخدام الاستفتاء ومقياس ليكرت ذي الخمس نقاط في أجراء عملية التقييم . أظهرت نتائج التقويم أن مختبر (DSP) الافتراضي المقترح ساعد الطلبة في فهم مباديء (DSP) , كما أضاف تأثيرات أيجابية في أداء ورغبات الطلبة بالمقارنة مع طرق التعليم التقليدية


Article
DSP Based Adjustable Closed-Loop DC Motor Speed Control System
استخدام معالج الاشارة الرقمي في التحكم بمنظومة الحلقة المغلقة لسرعة محرك التيار المستمر

Loading...
Loading...
Abstract

Abstract This paper deals with real time DC motor speed control, using the low-cost new generation TMS320LF2812 digital signal processor (DSP). An optimal control algorithm which can be realized through event manager (EV) module of the DSP is proposed. According to the error signal DSP processor will change the duty cycle of the PWM (which can be named mark-space ratio). The comparison between two signals (reference and actual speed) in addition to the PWM technique are included in a C++ language program. Code composer studio (CCS) is used to load and run the program to achieve real time control. Theoretically Matlab/Simulink software was used for simulation the proposed circuit before implementation. A PID controller is designed using MATLAB to generate a set of coefficients associated with the desired controller characteristics.

الخـلاصـة يتعلق هذا البحث بالسيطرة على سرعة محرك التيار المستمر بالزمن الحقيقي باستخدام معالج الاشارة الرقمي TMS320F2812 . تم اقتراح خوارزمية سيطرة مثالية من خلال استخدام وحدة Event manager (EV) في معالج الاشارة الرقمي. طبقا لاشارة الخطأ فان معالج الاشارة الرقمي يقوم بتغيير عامل الخدمة في اشارة تضمين عرض النبضة. عملية المقارنة بين الاشارتين المرجعية والحقيقية قد بنيت باستخدام برنامج بلغة C++. استخدم بيئة CCS لتحميل وتنفيذ هذا البرنامج للوصول الى منظومة سيطرة تعمل بالزمن الحقيقي. نظرياً تم استخدام برنامج MATLAB/SIMULINK لمحاكاة الدائرة المقترحة قبل التطبيق حيث تم تصميم المسيطر التفاضلي التكاملي لتوليد مجموعة المعاملات المرتبطة بخصائص السيطرة المطلوبة.


Article
An FPGA-based Fault Tolerance Hypercube Multiprocessor DSP System
منظومة معالجة إشارة رقمية, متعددة المعالجات بهيكلية المكعب الفائق, متسامحةالأخطاء باعتماد دوائر ألـ FPGA

Authors: صباح وعد نايف --- أحمد فالح محمود العلاف
Journal: AL Rafdain Engineering Journal مجلة هندسة الرافدين ISSN: 18130526 Year: 2010 Volume: 18 Issue: 1 Pages: 69-82
Publisher: Mosul University جامعة الموصل

Loading...
Loading...
Abstract

Abstract This paper describes a new proposed architecture for tolerating faults in hypercube multiprocessor DSP system. The architecture considered employs the TMS320C40 DSP processors as processing node. The system has a single spare DSP processor assigned to each cluster ( a group of four nodes ). Each pair of clusters share one FPGA unit connected to every node in the two clusters plus the two spare processors. The FPGA units in the system are devoted for data routing, data distributing (in real time processing), diagnosis, system reconfiguration and expanding. Every 3D hypercube has additional spare processors connected to FPGA device of that cube. The spare nodes are used in two stages to tolerate more than one faulty node in each cluster with a low overhead and minimum performance degradation. The system makes use 50% hardware redundancy in the form of spare nodes to achieve fault tolerance. The effectiveness of interprocessor communications and the mechanism of fault detection( for one and two fault ) has been successively simulated using (Xilinx Foundation F2.1i) simulator.Keywords: Fault Tolerance, Hypercube multiprocessor, TMS320C40, FPGA, DSP processor

يصف هذا البحث مقترح جديد لمعمارية منظومة اشارة رقمية متعددة المعالجات بهيكلية المكعب الفوقي متسامحة الاعطال. المنظومة المقترحة تستخدم معالجات الاشارة الرقمية نوع TMS320C40 كعقد معالجة في المنظومة. تحتوي المنظومة على معالج احتياط يخصص لكل مجموعة مكونة من اربع عقد معالجة. كل مجموعتين من العقد تشتركان بدائرة FPGA واحدة تربط بكل عقدة من عقد المجموعتين وكذلك تربط بالمعالج الاحتياط لكل مجموعة. دوائر ال FPGA في المنظومة تقوم بمهام تمرير البيانات (عند العمل بالزمن الحقيقي), تشخيص العطال, اعادة التشكيل والتوسع في المنظومة.للسماح بمعالجة اكثر من عطل ضمن نفس المجموعة, يحتوى كل مكعب ثلاثي الابعاد على معالجين احتياطيين اضافيين يربطان الى دائرة FPGA في المكعب. النظام المقترح يستخدم مكونات مادية اضافية بمعدل 50% لتحقيق تسامحية الاخطاء. واخيرا فقد تم عمل محاكاة لالية نقل البيانات في النظام المقترح وكذلك لالية كشف ومعالجة


Article
Preparation and Evaluation of Microencapsulated Dexamethasone Sodium Phosphate Using Double Emulsion Method
تحضير وتقيم كبسولات مصغره للديكساميثازون فوسفات الصوديوم باستخدام طريقة مستحلب مزدوج

Authors: Mohammed Wajeah Abdul Ameer محمد وجيه عبد الامير --- Nidhal K. Maraie نضال خزعل مرعي*
Journal: Al-Mustansiriyah Journal for Pharmaceutical Sciences مجلة المستنصرية للعلوم الصيدلانية ISSN: 18150993 Year: 2019 Volume: 19 Issue: 1 Pages: 1-11
Publisher: Al-Mustansyriah University الجامعة المستنصرية

Loading...
Loading...
Abstract

The need for producing sustained release dosage form was increased (especially for chronic diseases) to decrease side effect, increase efficacy of treatment, so it is now possible to administer the drugs once a week to once a year.Dexamethasone sodium Phosphate (DSP) is a potent corticosteroid used for the treatment of many conditions like osteoarthritis (OA) and post joint replacement surgery. Microencapsulated dexamethasone sodium phosphate (DSP) having continuous prolonged release was prepared. To achieve that, DSP microcapsules were prepared using w/o/w double emulsion method where PLGA was used as a polymer, PVA and glycerol as plasticizer and Cetyl trimethyl ammonium bromide (CTAB) as emulsifying agent. Nine formulas of (PLGA coated (DSP) (microcapsules) were prepared to study the effect of different variables on the % yield and entrapment efficiency (EE) including the effect of internal aqueous phase volume, presence of NaCl (as osmotic pressure enhancer), PLGA concentration, plasticizer concentration and sonication time. The best formula was found to be formula (F1) containing 16 mg DSP coated with PLGA and found to give 85% EE and 94.19% yield.

Listing 1 - 10 of 18 << page
of 2
>>
Sort by
Narrow your search

Resource type

article (18)


Language

English (14)

Arabic and English (3)

Arabic (1)


Year
From To Submit

2019 (1)

2018 (2)

2017 (1)

2016 (1)

2015 (1)

More...