research centers


Search results: Found 4

Listing 1 - 4 of 4
Sort by

Article
Design and FPGA Implementation of Two-Dimensional Discrete Wavelet Transform Architectures Using Raster-Scan Method
للتحويل المويجي المتقطع ذي البعدين FPGA التصميم والتنفيذ باستخدام بطريقة المسح النقطي

Loading...
Loading...
Abstract

Design and FPGA Implementation of Two-DimensionalDiscrete Wavelet Transform Architectures Using Raster-ScanMethodJassim M. Abdul-Jabbar Zahraa Talal Abed Al-MokhtarDept. of Computer Eng., College of Eng., University of Mosul, Mosul, Iraqdrjssm@gmail.com zah_ta84@yahoo.comAbstractIn this paper, an FPGA implementation of a 2-dimenional discrete wavelettransform (2-D DWT) is proposed to efficiently construct the corresponding twodimensionalarchitecture by using the raster-scan image method for any givenhardware architecture of one dimensional (1-D) wavelet transform filter. Theproposed method is based on lifting scheme architecture. The resulting architecturesare simple, modular and regular for computation of one or multilevel 2-D DWT.These architectures perform both low pass and high pass filter with multiplierlesscoefficients calculation. In addition they require a small on-chip area to download thearchitectures on FPGA Board (Spartan-3E). The proposed 2-D architecture consistsof: external memory, Row 1-D arithmetic module, column 1-D arithmetic module andinternal memory unit. The row and column 1-D arithmetic units are designedutilizing Biorthogonal filters (5/3 and 9/7).Keywords: 2-D DWT, FPGA implementation, Lifting scheme architecture, Rasterscanmethod.للتحويل المويجي المتقطع ذي البعدين FPGA التصميم والتنفيذ باستخدامبطريقة المسح النقطيد. جاسم محمد عبد الجبار زهراء طلال عبد علي المختارقسم هندسة الحاسوب – كلية الهندسة - جامعة الموصل – الموصل - العراقzah_ta84@yahoo.com drjssm@gmail.comالخلاصةFPGA 2- ) بإستخدام D DWT( في هذه البحث، تم اقتراح تنفيذ بنية التحويل المويجي المتقطع ذي البعدين1- (. وتستند D( بكفاءة من خلال أسلوب صورة المسح النقطي لأي بنية مادية للتحويل المويجي ذات البعد الواحدالطريقة المقترحة على معمارية مخطط الرفع. البنية الناتجة كانت بسيطة ونموذجية ومنتظمة لحساب مستوى واحد أو2- )، هذه البنية يمكنها تنفيذ عمليات مرشح الإمرار D DWT) عدة مستويات من التحويل المويجي المتقطع ذي البعدينالواطيء ومرشح الإمرار العالي مع إجراء الحساب للمعاملات بدون مضارب. وبالإضافة إلى ذلك فإنها تتطلب مساحةيتكون الهيكل ذي البعدين المقترح من: الذاكرة الخارجية ووحدة .(Spartan-3E) نوع FPGA صغيرة على رقاقةحساب الصف ذات البعد الواحد ووحدة حساب العمود ذات البعد الواحد بالإضافة الى وحدة الذاكرة الداخلية ذات البعد9) ثنائية التعامد.

Design and FPGA Implementation of Two-DimensionalDiscrete Wavelet Transform Architectures Using Raster-ScanMethodJassim M. Abdul-Jabbar Zahraa Talal Abed Al-MokhtarDept. of Computer Eng., College of Eng., University of Mosul, Mosul, Iraqdrjssm@gmail.com zah_ta84@yahoo.comAbstractIn this paper, an FPGA implementation of a 2-dimenional discrete wavelettransform (2-D DWT) is proposed to efficiently construct the corresponding twodimensionalarchitecture by using the raster-scan image method for any givenhardware architecture of one dimensional (1-D) wavelet transform filter. Theproposed method is based on lifting scheme architecture. The resulting architecturesare simple, modular and regular for computation of one or multilevel 2-D DWT.These architectures perform both low pass and high pass filter with multiplierlesscoefficients calculation. In addition they require a small on-chip area to download thearchitectures on FPGA Board (Spartan-3E). The proposed 2-D architecture consistsof: external memory, Row 1-D arithmetic module, column 1-D arithmetic module andinternal memory unit. The row and column 1-D arithmetic units are designedutilizing Biorthogonal filters (5/3 and 9/7).Keywords: 2-D DWT, FPGA implementation, Lifting scheme architecture, Rasterscanmethod.للتحويل المويجي المتقطع ذي البعدين FPGA التصميم والتنفيذ باستخدامبطريقة المسح النقطيد. جاسم محمد عبد الجبار زهراء طلال عبد علي المختارقسم هندسة الحاسوب – كلية الهندسة - جامعة الموصل – الموصل - العراقzah_ta84@yahoo.com drjssm@gmail.comالخلاصةFPGA 2- ) بإستخدام D DWT( في هذه البحث، تم اقتراح تنفيذ بنية التحويل المويجي المتقطع ذي البعدين1- (. وتستند D( بكفاءة من خلال أسلوب صورة المسح النقطي لأي بنية مادية للتحويل المويجي ذات البعد الواحدالطريقة المقترحة على معمارية مخطط الرفع. البنية الناتجة كانت بسيطة ونموذجية ومنتظمة لحساب مستوى واحد أو2- )، هذه البنية يمكنها تنفيذ عمليات مرشح الإمرار D DWT) عدة مستويات من التحويل المويجي المتقطع ذي البعدينالواطيء ومرشح الإمرار العالي مع إجراء الحساب للمعاملات بدون مضارب. وبالإضافة إلى ذلك فإنها تتطلب مساحةيتكون الهيكل ذي البعدين المقترح من: الذاكرة الخارجية ووحدة .(Spartan-3E) نوع FPGA صغيرة على رقاقةحساب الصف ذات البعد الواحد ووحدة حساب العمود ذات البعد الواحد بالإضافة الى وحدة الذاكرة الداخلية ذات البعد9) ثنائية التعامد.


Article
FPGA Implementations of Single-Multiplier Digital Sine-Cosine Wave Generators
البناء بإستخدام FPGA لمولدات الجيب والجيب تمام الرقمية أحادية المضرب

Authors: Jassim M. Abdul-Jabbar د. جاسم محمد عبد الجبار --- and Noor N. Qaqos نور نجيب قاقوس
Journal: AL Rafdain Engineering Journal مجلة هندسة الرافدين ISSN: 18130526 Year: 2012 Volume: 20 Issue: 1 Pages: 15-26
Publisher: Mosul University جامعة الموصل

Loading...
Loading...
Abstract

AbstractThis paper presents four different realizations of single-multiplier sine-cosine generators based on second-order digital filter structure. FPGA implementations of these four realizations are carried out on FPGA Spartan-3E Kit. Implementation results are comparedfrom the view points of utilization resources and maximum frequency of operation. Another comparison is made between one of implementations of the derived structures and other two recent CORDIC-based implementations. The comparison results indicate that smaller chip area can be achieved in the case of the proposed structure of the sine-cosine generator. In addition, such structure can operate with higher circuit frequency as compared with the two others.Keywords: Digital Sine-Cosine Generators, Second Order Structure, CORDIC, FPGA Implementation

المستخلص يقدم هذا البحث أربعة نماذج مختلفة لمولدات الجيب والجيب تمام الرقمية أحادية المضرب بالإعتــــماد على تراكــيب من المــرتبة الثانية. لــقد تم بــناء هــذه التراكــيب الأربــــعة بإستــــــــــــــخدام FPGA Spartan-3E Kit.كما تم مقارنة نتائج البناء من حيث إستغلال المصادر وأعلى تردد للعمل. وقد قدمت مقارنة إخرى لنتائج البناء لأحد التراكيب المقترحة مع تلك النتائج الخاصة ببنائين قدما مؤخراً إعتمدا البناء بـCORDIC. أظهرت تلك المقارنة إمكانية إستخدام مساحة شريحة FPGA أصغر للتركيب المقترح لمولدات الجيب والجيب تمام, هذا بالإضافة تفوقهفي تردد دارة العمل بالمقارنة مع التركيبين الآخرين.


Article
A Novel Design and FPGAImplementation of TheBiorthogonal 5/3 Filter Bank-eng
تصميم مبتكروبناء بـ FPGAلجرف المرشح 3/5 ثنائي التعامد

Loading...
Loading...
Abstract

Abstract In this paper, the DWT introduced through the design of the biorthogonal 5/3 filter bank using the lattice structure. The lattice coefficients of the proposed structure are very suitable for implementation using shift- only operations (with a single shift and add operation) instead of multipliers to perform multiplications. This results in a recognizable hardware saving when implementing such lattice structurehardwarly. The designed filter bank implemented using Matlab programming for verification. Matlab programsare also used to find the PSNR values that are taken for a group of standard gray scale images as objective criteria for efficiency, resulting in high PSNR values of around 55dB. The efficiency of the results also measured subjectively, for some standard gray scale images by comparing the original input images with the resulting onesfromcombining both analysis and synthesis sides of the proposed DWTstructure.Theefficient FPGA implementation of such design is consideredto show its simplicity.Keywords: Bio 5/3 Filter Bank, DWT,Lattice Structures,FPGA Implementation.

في هذا البحث تم تقديمالتحويل المويجي المقطع من خلال تصميم جرف مرشح bio 5/3 باستخدام الهيكل المتشابك. وقد كانت القيم التي تم الحصول عليها لمعاملات المرشح مناسبة للتمثيل باستخدام عملية التزحيف فقط (مع عملية واحدة من نوع التزحيف والجمع) بدلاً من إستخدام المضارب الجاهزة لإجراء عمليات الضرب، مما ينتج عنه تقليل المساحة المحجوزة عند البناء. وقد تم إجراء محاكاة للتصميم الذي تم إنجازه باستخدام برنامج Matlab وإيجاد قيم الـPSNR لمجموعة من الصور القياسية كمعيار موضوعي لكفاءة التصميم حيث تراوحت القيم الناتجة حوالي الـdB 55. كما تم إستخدام المعيار الوصفيأيضاً لقياس كفاءة النتائج لمجموعة من الصور القياسية من خلال مقارنة صور الادخال مع الصور الناتجة من استخدام مرحلتي التحليل والتركيب للهيكل المقترح للتحويل المويجي المقطع معاً.كما تم استعراض البناء الكفوء باستخدام FPGA لذلك الهيكل المصمم لا ظهار بساطته.


Article
Design and Implementations of a Mobile Target Tracking System Using FPGA
تصميم وتنفيذ نظام تتبع للهدف المتحرك باستخدام الFPGA

Authors: Laiyth M. Al-Rawi --- Dhafer R. Zaghar --- Ekhlas H. Karam
Journal: Engineering and Technology Journal مجلة الهندسة والتكنولوجيا ISSN: 16816900 24120758 Year: 2014 Volume: 32 Issue: 11 Part (A) Engineering Pages: 2627-2647
Publisher: University of Technology الجامعة التكنولوجية

Loading...
Loading...
Abstract

The design and implementations of a mobile target tracking system using field-programmable gate array (FPGA) are presented in this work. The idea of variable dimension (VD) filter which is used for tracking the nonmaneuver and maneuvering target is simplified and demonstrated by the FPGA implementations. In general, the VD filter consist of two different Kalman filter dimensions and the fading memory detection scheme. In this tracking algorithm, the first Kalman filter is operates in its normal mode in the absence of any maneuvers, at same time, from the property of the innovation sequence and state estimates of this filter, the fading memory detector switch is used to determine that a maneuver is occurring, once a maneuver is detected the second augmented Kalman filter which uses a different state model is used to track the target in maneuvering motion course. In this paper, the single Kalman filter is used to replace the second augmented filter of the VD algorithm, in this case when the maneuver is occur, the single filter is used in parallel with the first Kalman filter to track the target in maneuvering motion course without modifying the operation of the first Kalman filter. This step will simplified and reduce the calculation of the VD filter.The implementation for this system using FPGA will discuss in details, it will resulted to implement a low cost and mobile tracking system with high flexibility. Many of the general results presented in this paper are also useful for performance evaluation of this simplified variable dimension (SVD) filter algorithm as a compared with the VD filter algorithm.

في هذا العمل تم عرض التصميم والتنفيذ لنظام تتبع الهدف المتحرك باستخدام بوابة مجموعة الميدان للبرمجة (FPGA). حيث ان فكرة البعد المتغير (VD) مرشح الذي يستخدم لتتبع لهدف المناور وغير المناورة ا يتم تبسيطه وتعزيزة بواسطة تنفيذ ال FPGA. بشكل عام، مرشح VD يتكون من مرشحي كالمان مختلفين ألابعاد ونظام الكشف fading memory. في خوارزمية التتبع هذه ، مرشح كالمان ألاول يعمل في الوضع العادي في غياب أي مناورات، في الوقت نفسه، من خصائص التقديرات المتسلسله وتخمين الحالة لهذا المرشح، يتم استخدام الكاشف fading memory لتحديد أن مناورة حدثث، بمجرد الكشف عن مناورة فان مرشح كالمان المضاف الثاني والذي يستخدم نموذج مختلف يستعمل لتتبع الهدف خلال فترة المناورة.في هذا البحث, تم استخدام كالمان فلتر المفرد ليحل محل المرشح الثاني المضاف في خوارزمية ال VD ، في هذه الحالة عند حدوث المناورة ، يتم استخدام مرشح كالمان المفرد في نفس الوقت مع مرشح كالمان ألاول لتتبع الهدف خلال فترة المناورة دون تعديل في عمل مرشح كالمان الاول. وهذه الخطوة سوف تبسط وتقلل من حسابات مرشح VD. التنفيذ لهذا النظام باستخدام FPGA سوف يناقش بالتفاصيل، وسوف يؤدي إلى تنفيذ نظام تتبع للهدف المتحرك منخفض التكاليف و ذات مرونة عالية. العديد من النتائج العامة الواردة في هذا البحث هي أيضا مفيدة لتقييم أداء خوارزمية التصفية (SVD) هذه مقارنتا مع خوارزمية التصفية (VD).

Listing 1 - 4 of 4
Sort by
Narrow your search

Resource type

article (4)


Language

English (4)


Year
From To Submit

2014 (2)

2013 (1)

2012 (1)