research centers


Search results: Found 2

Listing 1 - 2 of 2
Sort by

Article
FPGA Implementation of a Multilayer Perceptron (MLP) Network
مصفوفة البوابات المبرمجة حقليا(FPGA) المنفذة لشبكات المدرك متعددة الطبقات(MLP

Authors: Nour talal gadawe نور طلال كداوي --- Rafid Ahmed Khalil رافد أحمد خليل
Journal: AL Rafdain Engineering Journal مجلة هندسة الرافدين ISSN: 18130526 Year: 2009 Volume: 17 Issue: 1 Pages: 1-13
Publisher: Mosul University جامعة الموصل

Loading...
Loading...
Abstract

In this paper, we suggest a method for designing and implementing of multilayer Perceptron (MLP) neural network based on backpropagation (PB) learning algorithm. The method is described using very high speed integrated circuit hardware description language (VHDL), that used in developing the designs of a very large scale integration (VLSI). Firstly artificial neuron with sigmoid activation function has been designed and implemented which is considered as a basic unit of MLP. The MLP network is trained by BP algorithms, in the Matlab environment in order to obtain the ideal parameters of the network. Then hardware implementation of MLP on FPGAs, of types Spartan 3E and Virtex4 is achieved by using integer format and floating point format respectively . A comparison is done between the two arithmetic formats of MLP implementations on FPGAs. Keyword: MLP neural networks , floating-point (FLP) arithmetic, FPGA, VHDL.

في هذا البحث تم اقتراح طريقة تصميم شبكة عصبية نوع مدرك متعددة الطبقات (MLP), بالاعتماد على تدريبها باستخدام خوارزمية الانتشار العكسي (BP) , ثم تنفيذها باستخدام لغة وصف الدوائر المتكاملة ذات السرعة الفائقة (VHDL) والتي تستخدم لعمل تصاميم ضخمة فائقة التكامل (VLSI). في البداية تم تصميم وتنفيذ خلية عصبية(باستخدام دالة التفعيل غير الخطية السيغمويد) والتي تعتبر وحدة أساسية في الشبكات العصبية الاصطناعية, تنفيذ الخلية باستخدام صيغة الاعداد الصحيحة وصيغة النقطة العائمة.تم تصميم وتنفيذ شبكة عصبية متعددة الطبقات. حيث إن الشبكة المصممة دُربت باستخدام خوارزمية الانتشار العكسي باستخدام برنامج محاكاة تم تطويره في بيئة Matlab لغرض الحصول على المعاملات المثلى الخاصة بالشبكة العصبية, تم بناء الكيان المادي للشبكة على شريحة مصفوفة البوابات المبرمجة حقليا نوع ,Spartan 3E وتم تنفيذ هذه الشبكة بصيغة النقطة العائمة على شريحة (FPGA) نوع Virtex4 ومقارنتها مع الشبكة المنفذة بصيغة الإعداد الصحيحة.


Article
Design and Implementation of a High Speed and Low Cost Hybrid FPS/LNS Processor Using FPGA
تصميم وبناء معالج FPS/ LNS مهجن سريع وقليل الكلفة باستخدام FPGA

Author: Dhafer R. Zaghar ظافر رافع زغير
Journal: Journal of Engineering and Sustainable Development مجلة الهندسة والتنمية المستدامة ISSN: 25200917 Year: 2010 Volume: 14 Issue: 3 Pages: 86-104
Publisher: Al-Mustansyriah University الجامعة المستنصرية

Loading...
Loading...
Abstract

In the world of the computer data processing there are two main groups of processors first the microprocessor group that use the floating point system (FPS) and the TMS processor group that use logarithmic number system (LNS). There are many works and ideas to improve the two types and mixed between them but the main drawback of these works is that "there are no common rules to measure the efficiency of each work and compare between them". This paper presents some logical and fair rules to measure the efficiency of the processor as a first step on the true way to implement a good process. Hence, this way has three main phases. First, classify the mathematics operations and deduce the approximation weight of each operation in the computer data processing such as general digital signal processing (DSP) fields, fast Fourier transform (FFT), filtering and neural network (NN). The second phase is proposing the design of an optimal process that has a high speed and low cost. The third phase is modifying the optimal design to implement it in the field programmable gate array (FPGA) media. Then, this paper will use the new rules to measure the efficiency of the proposed design and compared it with previous works. Also it will give the most important conclusions that will to steer the designer to implement a high speed and low cost processor.

يوجد في ميدان معالجة البيانات بالحاسبة مجموعتان من المعالجات الاولى تعتمد على نظام الفارزة الحرة العددي (FPS) و الاخرى تعتمد على النظام العددي اللوغارتمي (LNS). ان هناك عدد كبير من الاعمال التي تتناول هذا الميدان و تستعرض كم كبير من الطرق و الافكار التي تساعد على تحسين اداء هذه المعالجات او المزاوجة بينها, الا ان المشكلة المشتركة بين هذه الاعمال تكمن في عدم و جود قواعد متفق عليها لقياس الكفاءه لكل عمل و المقارنة بينها. سيحاول هذا البحث و ضع قواعد عادلة لقياس الكفاءة كخطوة اولى في الطريق الصحيح لبناء معالج جيد, و هذه العملية تتضمن ثلاث خطوات اساسيه الاولى تقوم بتصنيف العمليات الرياضية و تحاول تخمين المقدار التقريبي لنسبة الاستخدام لهذه العمليات و ذلك في المجالات الحاسوبية المختلفة ضمن نطاق معالجة البيانات مثل معالجة الاشارة الرقمية (DSP) و تحويل فورير السريع (FFT) و الترشيح (filtering) و الشبكات العصبية (NN). اما الخطوة الثانية فتتضمن وصف تصميم معالج ذو سرعة عالية و كلفة قليلة. اما الخطوة الثالثة فتقوم بتحوير التصميم لغرض بناءه بواسطة مصفوفة البوابات المبرمجة الواسعة (FPGA). بعد ذلك سنستخدم القواعد الجديدة لاختبار كفاءة المعالج المقترح و مقارنتة مع الاعمال السابقة و اخيرا سيعطي البحث خلاصة تساعد المصمم لبناء معالج ذو سرعة عالية و كلفة قليلة.

Keywords

Floating point --- LNS --- DSP --- FFT --- NN --- FPGA --- processor --- mathematical operations --- piecewise.

Listing 1 - 2 of 2
Sort by
Narrow your search

Resource type

article (2)


Language

Arabic (1)

Arabic and English (1)


Year
From To Submit

2010 (1)

2009 (1)