research centers


Search results: Found 17

Listing 1 - 10 of 17 << page
of 2
>>
Sort by

Article
A New method for ISE construction for methyl orange dyes and using for indirect determination of Amitriptyline Hydrochloried drug
طريقة جديدة لبناء قطب انتقائي غشائي ايوني لتقدير صبغة المثيل البرتقالي واستخدامه في تقدير عقار هيدروكلوريد الامبتربتيلين بصورة غير مباشرة

Authors: Asmaa A. Mohammed أسماء أحمد محمد --- Ali I. Khalil علي ابراهيم خليل --- Suham T. Ameen سهام توفيق امين
Journal: Baghdad Science Journal مجلة بغداد للعلوم ISSN: 20788665 24117986 Year: 2015 Volume: 12 Issue: 1 Pages: 188-196
Publisher: Baghdad University جامعة بغداد

Loading...
Loading...
Abstract

A new method for construction ion-selective electrode (ISE) by heating reaction of methyl orange with ammonium reineckate using PVC as plasticizer for determination methyl orange and determination Amitriptyline Hydrochloried drug by formation ion-pair on electrode surface . The characteristics of the electrode and it response as following : internal solution 10-4M , pH (2.5-5) ,temperature (20-30) and response time 2 sec. Calibration response for methyl orange over the concentrationrange 10-3 -10-9 M with R=0.9989 , RSD%=0.1052, D.O.L=0.315X10-9 MEre%=(-0.877- -2.76) , Rec%.=(97.230 -101.711) .

طريقة جديدة لبناء قطب غشاء ايوني جديد يعتمد على تفاعل حراري بين صبغة المثيل البرتقالي والمادة الفعالة امونيوم رنيكات باستخدام متعدد الفنيل كلورايد الملدن لتقدير صبغة المثيل البرتقالي , حيث تم دراسة افضل محلول مليء داخلي وكان 10-4 مولاري وبدالة حامضية تتراوح بين (5-2.5) عند درجة حرارة بمدى (20-30) وزمن استجابة لايتجاوز 2 ثانية , وبعد بناء منحني المعايرة لوحظ أن مدى التراكيز التي اعطت استجابة تتراوح بين (10-3 – 10-9) مولاري وبمعامل ارتباط =0.9989 , الانحراف القياسي النسبي = 0.1052 ، وحد كشف =0.315X10-9 وتراوح الخطأ النسبي المئوي (-0.877--2.76) وكانت الاستردادية المئوية (97.230-101.711) مما يدلل على ان الطريقة المقترحة دقيقة وحساسة .

Keywords

methyl orange --- azo compounds --- ISE


Article
Optimal Design for Software Defined Radio Based FPGA
التصميم الامثل للنظام الراديوي المعرف برمجيا باعتماد مصفوفة البوابات المبرمجة

Authors: Mahmod Farhan محمود فرحان مصلح --- Majid S. Naghmash ماجد صلال نغمشم. --- Faeza Abbas . فائزة عباس عب
Journal: Journal of Engineering and Sustainable Development مجلة الهندسة والتنمية المستدامة ISSN: 25200917 Year: 2014 Volume: 18 Issue: 3 Pages: 148-161
Publisher: Al-Mustansyriah University الجامعة المستنصرية

Loading...
Loading...
Abstract

This paper presents, optimal design for the software defined radio (SDR) based Field Programmable Gate Array (FPGA) using modern software programs from Mathworks and Xilinx. The SDR mode have to be used which is extremely in meeting the increasing demands of the wireless communication and mobile industry. Nowadays, all digital communication systems need to easy adopted with more complicated coding and modulation techniques. The shortest and efficient paths to design an FPGA using MATLAB, Xilinx System Generator, ModelSim, synplify Pro and Integrated Software Environments (ISE) software tools is introduced in this research. The floating point design in MATLAB has been moved to fixed point values using the most attractive and friendly Xilinx Digital Signal Processing (DSP) system generator software a model based approach associated with assistance software from Mathworks and Synplicity. Result obtained shows an important utilization in Look Up Table (LUTs) and Slices in FPGA design.

هذا البحث يقدم التصميم الامثل للنظام الراديوي المعرف برمجيا(SDR) باعتماد مصفوفة البوابات المبرمجة باستخدام أحدث البرامجيات. تقنية (SDR) يجب ان تستعمل بشكل ملحوظ لتامين الطلبات المتزايدة في الاتصالات الاسلكيه والصناعة النقالة للسماح لكل أنظمة الاتصال الرقمية لتبني تقنيات تحميل وتشفير أكثر تعقيدا ،. لذلك، في هذه البحث، يعتمد على الطريق الأقصر والكفوءه لتصميم مصفوفة البوابات المبرمجة من خلال استخدام برنامج مولد النظام وModeSim وpro ISE , MATLAB , Synplify ( بيئات البرامج المتكاملة) و أدوات برامج مقدمه . تصميم تمثيل قيم الإعداد في برنامج ماتلاب يحول إلى القيم الثابتة باستخدام البرنامج الأكثر شيوعا وحداثة المتمثل بقاعدة المعالج الرقمي للإشارة . إن حاملات الإشارة ورموزها يمكن اكتشافها بالاعتماد على دائرة قفل الطور .النتائج التي تم الحصول عليها تؤكد على إمكانية تحسين وتقليل عدد الجداول(LUT) والشرائح(Slices) في تصميم مصفوفة البوابات المبرمجة.

Keywords

FPGA --- SDR --- MATLAB --- System Generator --- ISE


Article
New Polymeric Ion Selective Electrode for Determination of Sulfamethoxazole in Pure and Pharmaceutical Samples

Authors: Sarra A. Abrahem --- Khaleda H. Al-Saidi
Journal: Al-Nahrain Journal of Science مجلة النهرين للعلوم ISSN: (print)26635453,(online)26635461 Year: 2015 Volume: 18 Issue: 2 Pages: 25-32
Publisher: Al-Nahrain University جامعة النهرين

Loading...
Loading...
Abstract

Sulfamethoxazole ion selective electrodes were constructed based on sulfamethoxazole - tengestophosphoric acid as ion pair complex in a polyvinylchloride matrix and plasticized by four plasticizers, Di-octyl phthalate (DOPH); Tri-butyl phosphate (TBP); Acetophenone (AP) and Nitrobenzene (NB). Sulfamethoxazole electrodes (E1, E2, E3 and E4) gave slopes (52.008, 58.381, 56.909 and 50.309 mV/decade) and linear ranges from (1×10-5-1×10-2,1×10-7-1×10-2,1×10-5-1×10-2 and 1×10-5-1×10-2 M) respectively. The best electrode (E2) was based on TBP plasticizer which gave a slope 58.381mV/decade, correlation coefficient 0.9997, detection limit of 9×10-8 M, lifetime 27 day. pH and life time of the electrodes were also studied and the proposed electrode displayed a good stability and reproducibility and were used to determine the Sulfamethoxazole in pharmaceutical samples. The interferences measurements in the presence of (Na+, K+, Cu+2, Mn+2, Fe+3, Al+3, trimethoprim, starch, sucrose and gelatin) were studied using the separated method and mixed method for selectivity coefficient determination.

تم تحضير أقطاب بوليمرية حساسة لتقدير السلفاميثواوكسازول (E1, E2, E3, E4) معتمدة على معقد المـزدوج الايونـي (سلفاميثواوكسـازول –حامـض التنكستوفوسفوريك) كمادة فعالة مع المعقد بوليمر كلوريد الفاينيل لتكوين الغشاء .وتكون مذابة في اربعة مواد ملدنه هي : داي اوكتيل فثاليت، تراي بيوتيل فوسفيت، أسيتوفينون ونايتروبنزين على التوالي. وقد اعطت هذه الأقطاب انحدارا 52.008، 58.381، 56.909، 50.309 ملي فولت/ حقبة ومدى التركيز الخطى 10-2-10-5 ,10-2-10-7, 10-2-10-5 ,10-2-10-5. وكان أفضل قطب E2 الذي يعتمد على تراي بيوتيل فوسفيت كملدن حيث اعطى انحدارا 58.381، معامل ارتباط 9996.0 حد كشف 9 ×10-8 وعمره 27 يوم مع استقراريه وتكرارية جيدة، لتقدير السلفاميثواوكسازول في المستحضرات الصيدلانية. كذلك تم دراسة التدخلات لحساب معامل الانتقائية بطريقة المحاليل المنفصلة وطريقة المحاليل الممزوجة بوجود الايونات و المواد التاليةsucrose, starch, trimethoprim, Fe+3, Al+3, Cu+2, Mn+2, K+, Na+ gelatin ودراسة حدود الدالة الحامضية وعمر القطب.


Article
High Level Implementation Methodologies of DSP Module using FPGA and System Generator
طريقة تنفيذ عالية المستوى لمعالج الاشارة الرقمية باستخدام مصفوفة البوابات المبرمجة ومولد النظام

Authors: Majid S. Naghmash --- Mousa K. Wali --- Amar A. Abdulmajeed
Journal: Engineering and Technology Journal مجلة الهندسة والتكنولوجيا ISSN: 16816900 24120758 Year: 2016 Volume: 34 Issue: 2 Part (A) Engineering Pages: 295-306
Publisher: University of Technology الجامعة التكنولوجية

Loading...
Loading...
Abstract

This paper presents the high level implementation methodologies of Digital Signal Processing (DSP) module by using the Field Programmable Gate Array (FPGA) andintegrated software environments (ISE) with the System Generator programs. The shortest and efficient paths to design a Xilinx Vertix-4 FPGA using MATLAB, ModelSim, synplify Pro software tools is introduced. The floating point design in MATLAB has been moved to fixed point values using Xilinx DSP system generator software a model based approach associated with assistance software from Mathworks and Synplicity. The obtained result shows an important utilization in FPGAarea.

هذا البحث يقدم طريقة تنفيذ عالية المستوى لمعالج الاشارة الرقمية باستخدام مصفوفة البوابات المبرمجة ومولد النظام. استخدمت طرق قصيرة وكفوءة لتصميم مصفوفة البوابات المبرمجة باستخدام مجموعة برامجيات حديثة لتغيير تصاميم القيم المثالية الى القيم الحقيقية بمساعدة برامجيات مساعدة من مجموعة ماثوورك . النتائج تبين اختزال مهم في مساحة البوابات المبرمجة .

Keywords

DSP --- FPGA --- MATLAB --- System Generator --- ISE


Article
New Polymeric Membrane Electrode for Clarithromycin Determination

Authors: Khaleda H. Al-Saidi --- Hayder Q. Munshid
Journal: Al-Nahrain Journal of Science مجلة النهرين للعلوم ISSN: (print)26635453,(online)26635461 Year: 2013 Volume: 16 Issue: 2 Pages: 30-36
Publisher: Al-Nahrain University جامعة النهرين

Loading...
Loading...
Abstract

New polymeric membrane electrodes has been developed for the determination of Clarithromycin. The electrodes were constructed by incorporating the Clarithromycin-tetraphenylborate ion pair complex into a polyvinylchloride matrix plasticized by four plasticizers, Di-octyl phthalate (DOP); Di-butyl phosphate (DBP); Acetophenone (AP); Di-butyl phthalate (DBPH). These electrodes give sub- Nernstian slopes (51.206, 53.930, 58.104 and 58.484 mV/decade) and linear ranges from (1×10-5-1×10-3, 1×10-5-1×10-3, 5×10-5-1×10-3 and 1×10-5 -1×10-3 M) respectively. The best electrode was based on DBPH plasticizer which gave a slope 58.484 mV/decade, correlation coefficient 0.9961, detection limit of 9×10-6 M, lifetime 20 day and displayed good stability and reproducibility and used to determine the Clarithromycin in pharmaceutical samples. The interferences measurements were studied using the separated method for selectivity coefficient determination. The pH and life time of the electrodes were also studied.

تم تطوير أقطاب غشائية بوليمرية لتقدير الكلاريثرومايسين. حضرت الأقطاب من خلال دمج معقد المزدوج الايوني (كلاريثرومايسين-تيترافنيل بوريت) داخل غشاء بوليمر كلوريد الفاينيل ولدنت بأربعة ملدنات، داي اوكتيل فثاليت، داي بيوتيل فوسفيت، أسيتوفينون، داي بيوتيل فثاليت على التوالي. اعطت هذه الأقطاب انحدارا شبه نيرنيستي 51.206، 53.930، 58.104، 58،484 ملي فولت/ حقبة ومدى التركيز الخطى حوالي من 10-5 الى 10-3. وكان أفضل قطب الذي يعتمد على داي بيوتيل فثاليت كملدن حيث اعطى انحدارا 58.484، معامل ارتباط 9961، حد كشف9×10-6 وعمره 20 يوم مع استقراريه وتكرارية جيدة، لتقدير الكلاريثرومايسين في المستحضرات الصيدلانية. كذلك تم دراسة التداخلات لحساب معامل الانتقائية بطريقة المحاليل المنفصلة ودراسة حدود الدالة الحامضية وعمر القطب.


Article
Design And Analysis Of One-Lane Traffic Controller
تصميم و تحليل لمسيطر مرور ذات ممر باتجاه واحد

Author: Manal H. Jassim . منال حمادي جاسم
Journal: Journal of Engineering and Sustainable Development مجلة الهندسة والتنمية المستدامة ISSN: 25200917 Year: 2014 Volume: 18 Issue: 3 Pages: 13-27
Publisher: Al-Mustansyriah University الجامعة المستنصرية

Loading...
Loading...
Abstract

In this work the designe and time anylises of an adaptive signal controller to coordinate traffic signals at two ende of one-lane road to support two-way traffic is obtaind by using Complex Programmable Logic Device (CPLD) . A sensor will be positioned at each end of the road to detect cars entering and leaving the road. Time will be allocated to traffic in each direction according to traffic flow measurment obtained from the sensors during each 5-minutes period. An XC9500XL CPLDs is used to implement the design schematiclly by using Xillinx ISE Design suite 13.2.Key words: Traffic Signal Controller, Schematic Design,CPLD XC9500XL, Xillinx ISE

في هذا العمل تم أعداد التصميم الرقمي والتحليل الزمني لمسيطر متكيف على حركة المرور في مسار مروري ذات أتجاه وبنهايتيين واحد وذلك بأستخدام برنامج تصميمي تحليلي ( Xillinx ISE Design suite 13.2 ) . يتم التحسس بمرور العربه في المسار من خلال متحسسات توضع فيبداية و نهاية المسار للتحسس بخروج ودخول العربه للمسار. التنظيم الزمني للمسيطر تم أعتمادا على حالة المتحسسات لكل 5 دقائق . لقد تم بناء التصميم الرقمي للمسيطر بأسلوب الهيكله البرمجيه بأستخدام الرقاقه ( XC9500XL CPLDs ) .


Article
Reduction of the error in the hardware neural network
تقليل مستوى الخطأ لبناء الشبكة العصبية

Author: Dhafer r. Zaghar ظافر رافع زغير
Journal: Al-Khwarizmi Engineering Journal مجلة الخوارزمي الهندسية ISSN: 18181171 23120789 Year: 2007 Volume: 3 Issue: 2 Pages: 1-7
Publisher: Baghdad University جامعة بغداد

Loading...
Loading...
Abstract

Specialized hardware implementations of Artificial Neural Networks (ANNs) can offer faster execution than general-purpose microprocessors by taking advantage of reusable modules, parallel processes and specialized computational components. Modern high-density Field Programmable Gate Arrays (FPGAs) offer the required flexibility and fast design-to-implementation time with the possibility of exploiting highly parallel computations like those required by ANNs in hardware. The bounded width of the data in FPGA ANNs will add an additional error to the result of the output. This paper derives the equations of the additional error value that generate from bounded width of the data and proposed a method to reduce the effect of the error to give an optimal result in the output with a low cost.

ان عملية بناء الشبكات العصبية الذكية (ANNs) باستخدام المكونات المادية يكسبها سرعة عالية مقارنه بالبرامجيات التي تنفذ على معالج احادي مايكروي و ذلك بسبب كون البناء باستخدام المكونات المادية يعتمد على المعالجة المتوازية. ان واحدة من احدث طرق البناء المادي المستخدمه هي مصفوفة البوابات الواسعة القابلة للبرمجة (FPGA) و التي تتميز بالمرونة و السرعة العالية. ان من محددات البناء باستخدام المكونات المادية هي كون ناقل البيانات محدد بسعة معينة ثابته و هذا التقييد يسبب اضافة نسبة خطاء الى النتائج النهائية. سيقوم هذا البحث باشتقاق المعادلات التي تمثل نسبة الخطاء الاضافي و تقترح طريقة مناسبه لتقليل هذا الخطاء و بزيادة كلفة قليلة للحصول على نسبة خطاء قليلة مع كلفة غير عالية.

Keywords

Neural --- co-processor --- DSP --- FPGA --- ISE 4.1i software --- adder --- multiplier.


Article
An FPGA Based Vehicles Density Dependent Intelligent Traffic Light System
اعتماد مصفوفة البوابات القابلة للبرمجة موقعیاً في نظام الإشارات المروریة الذكي المعتمد على كثافة المركبات

Author: Najmah A. Habeeb
Journal: Engineering and Technology Journal مجلة الهندسة والتكنولوجيا ISSN: 16816900 24120758 Year: 2012 Volume: 30 Issue: 13 Pages: 2186-2196
Publisher: University of Technology الجامعة التكنولوجية

Loading...
Loading...
Abstract

In this paper, a vehicles density dependent intelligent traffic light system based onFPGA has been built. The intelligent traffic light system counts the number ofavailable vehicles in the sides of the traffic intersection via the sensors placed onthe ends of the road. Subsequently, it determines passage time required for eachside, depending on the density of existing vehicles in it, in order to pass the largestnumber of vehicles in the intersection during a certain time. The proposed systemis built using VHDL, simulated using Xilinx ISE 9.2i package, and implementedusing Spartan-3A XC3S700A FPGA kit. Implementation and Simulationbehavioral model results show that proposed system fits the specified functionalrequirements, and finds a solution to overcome the problem of traffic jam atintersections.

یق وم نظ ام .FPGA تم بناء نظام الإشارات المرویة الذكیة بالاعتماد على كثافة المركبات باستخدامالإشارات المروریة الذكي بحساب عدد المركبات المتوفرة في جوانب التقاطع المروي م ن خ لالالمتحسسات التي توضع على أطراف الطریق. بعد ذلك، سوف یتم حساب وقت المرور اللازم لك لجانب بالاعتماد على كثافة المركبات فیھ لجعل اكبر عدد من المركبات تمر في التقاطع خلال وق توت م محاكات ھ باس تخدام VHDL مع ین. ت م بن اء النظ ام المقت رح ف ي ھ ذا البح ث باس تخدام لغ ة ال .Spartan-3A XC3S700A FPGA kit وت م تنفی ذه باس تخدام Xilinx ISE 9.2i packageأظھ رت نت ائج تنفی ذ و محاك اة ھ ذا النم وذج ب ان النظ ام المقت رح ق د ط ابق المتطلب ات التش غیلیةالمحددة، وقد اوجد حلا لعلاج مشكلة الاختناق في التقاطعات المروریة.


Article
Field Programmable Gate Array (FPGA) Model of Intelligent Traffic Light System with Saving Power
نموذج (FPGO) لنظام الاشارات المرورية الذكي الحافظ للطاقة الكهربائية

Author: Ali Hashim Jryian علي هاشم جريان
Journal: Al-Khwarizmi Engineering Journal مجلة الخوارزمي الهندسية ISSN: 18181171 23120789 Year: 2012 Volume: 8 Issue: 4 Pages: 96-105
Publisher: Baghdad University جامعة بغداد

Loading...
Loading...
Abstract

In this paper, a FPGA model of intelligent traffic light system with power saving was built. The intelligent traffic light system consists of sensors placed on the side's ends of the intersection to sense the presence or absence of vehicles. This system reduces the waiting time when the traffic light is red, through the transition from traffic light state to the other state, when the first state spends a lot of time, because there are no more vehicles. The proposed system is built using VHDL, simulated using Xilinx ISE 9.2i package, and implemented using Spartan-3A XC3S700A FPGA kit. Implementation and Simulation behavioral model results show that the proposed intelligent traffic light system model satisfies the specified operational requirements.

تم بناء نموذج FPGA لنظام الإشارات المروية الذكي الحافظ للطاقة الكهربائية. يتكون نظام الإشارات المرورية الذكي من متحسسات توضع على أطراف جوانب التقاطع لتحسس وجود أو غياب المركبات. يقوم هذا النظام على تقليل وقت الانتظار عندما يكون ضوء الإشارة المرورية حمراء، وذلك من خلال الانتقال من حالة ضوئية مرورية إلى حالة أخرى عندما تكون الحالة الأولى تهدر الوقت، وذلك لعدم وجود المركبات فيها. تم بناء هذا النظام باستخدام لغة الـ VHDL وتم محاكاته باستخدام Xilinx ISE 9.2i package ، وتم تنفيذه باستخدام Spartan-3A XC3S700A FPGA kit. لقد أظهرت نتائج محاكاة هذا النموذج بان نظام الإشارات المروية الذكي المقترح قد حقق المتطلبات التشغيلية المحددة.


Article
Efficient Hardware Implementation of the Pipelined DES Encryption Algorithm Using FPGA
تنفيذ مادي كفوء بأسلوب خطوط الأنابيب لخوارزمية التشفير DES باستخدام FPGA

Author: Noor Najeeb Qaqos نور نجيب قاقوس
Journal: AL Rafdain Engineering Journal مجلة هندسة الرافدين ISSN: 18130526 Year: 2014 Volume: 22 Issue: 5 Pages: 212-223
Publisher: Mosul University جامعة الموصل

Loading...
Loading...
Abstract

AbstractThis paper presents a high throughput reconfigurable hardware implementation of DES Encryption algorithm.This achieved by using a new proposed implementation of the DES algorithm using superpipelinedconcept.DES are simulated using Xilinx 9.2i software with the use of VHDL as the hardware description languageand implemented using Spartan-3E FPGA kit.The DES Encryption algorithm achieved a high throughput of18.327Gbps and 3235 number of Configurable Logic Blocks (CLBs), obtaining the fastest hardware implementation with better area utilization.Comparison is made between the proposed implementation and other recent implementations. The comparison results indicate that a high throughput with optimized resource utilization scan be achieved using a super pipelined concept on the proposed design in a single FPGA chip.

يقدم هذا البحث تنفيذاً مادياً قابلاً لإعادة التهيئة ذو كفاءة عالية لخوارزمية DESباقتراح تنفيذ جديد لهذه الخوارزمية باستخدام أسلوب خطوطالأنابيب الفائقة السرعة. استخدم برنامج Xilinx 9.2i بالاعتماد على لغة وصف الكيان المادي VHDL القابلة للتنفيذ على FPGA Chip Spartan-3E Kitلمحاكاة الخوارزمية المقترحة.أظهرت الخوارزمية الكفاءة العالية بمقدار 18.327 Gbps وباستغلال(CLBs3235)فقط من حجم رقاقةFPGA المستخدمة وسرعة تنفيذ مع استغلال جيد للمصادر.بينت مقارنة النتائج بين التنفيذ المقترح مع النتائج الخاصة ببناءات أخرى مقدمة موخرًا كفاءة عالية للنموذج المقترح واستغلال المصادر بشكل مثالي باستخدام أسلوب خطوط الأنابيب الفائق السرعة المقترح والمنفذ على رقاقة FPGA مفردة.

Listing 1 - 10 of 17 << page
of 2
>>
Sort by
Narrow your search

Resource type

article (17)


Language

English (10)

Arabic and English (5)

Arabic (1)


Year
From To Submit

2018 (1)

2016 (1)

2015 (4)

2014 (4)

2013 (2)

More...