research centers


Search results: Found 7

Listing 1 - 7 of 7
Sort by

Article
The effect of noise on digital phase locked loop circuit of second order
تأثير الضوضاء على الدائرة الرقمية المغلقة من الدرجة الثانية

Author: Dr. Muhamed Ibrahim Shujaa م. د محمد ابراهيم شجاع
Journal: JOURNAL OF MADENAT ALELEM COLLEGE مجلة كلية مدينة العلم الجامعة ISSN: 2073,2295 Year: 2018 Volume: 10 Issue: 2 Pages: 88-102
Publisher: City College of Science University كلية مدينة العلم الجامعة

Loading...
Loading...
Abstract

This paper present a theoretical and experimental work of noise effect on the main performance measure of the second order zero crossing digital phase locked loop (ZDPLL). The loop error probability density function (P.D.F) satisfies the Chapman-kolomogrov equation. From this and the basic equation of approximate expression for the steady state phase error p.d.f. phase error variance and we obtained the loop noise bandwidth on matlab programme. The main measurement used in this paper is value of reliability, phase error variance, probability of correct locked and maximum phase jitter.

يتناول البحث تحليل نظري معززا بتصاميم عملية على تأثير الضوضاء على مقايس الاداء الرئيسية لدائرة ضبط الطور الرقمية من الدرجة الثانية عابرة الصفر.ان دالة كثافة الاحتمالية للطور تتبع معادلة جابمان كولومكروف.من هذا ومن المعادلة الاساسية لعمل المنظومة تم اشتقاق معادلات تقريبية (خطية)للطور في حالة الاستقرار معدل الاهتزاز الطوري وعرض حزمة الضوضاء. ان المقايس الرئيسية التي اعتمدت في البحث هي مقدار الاعتمادية معدل الاهتزاز الطوري،احتمالية الاقفال الصحيحة واعلى اهتزاز في الطور.

Keywords

DPLL --- PLL --- Digital filter --- DSP


Article
Design and Simulation of Digital PLL Synchronizer for BPSK and QPSK Based on Software Defined Radio
تصميم و محاكاة حلقة قفل طور رقمي مزامن للمفاتيح المتغيرة الطور الثنائية والرباعية بالاعتمادعلى برمجيات التعريف الراديوية

Authors: A. A. Thabit --- H. T. Ziboon
Journal: Engineering and Technology Journal مجلة الهندسة والتكنولوجيا ISSN: 16816900 24120758 Year: 2009 Volume: 27 Issue: 10 Pages: 2008-2026
Publisher: University of Technology الجامعة التكنولوجية

Loading...
Loading...
Abstract

This paper presents a design and simulation of digital PLL synchronizer, usingCostas loop based on SDR for high frequency communication systems. Designparameters are selected for each unit of the proposed systems in order toaccommodate SDR requirements. Different techniques for carrier recovery basedon SDR are discussed. PLL techniques is chosen for synchronization, since it isone of the most active synchronization techniques. BPSK and QPSKsynchronizers for coherent receivers have been designed and simulated based onSDR using both Costas loop and modified Costas loop. The simulation resultshows that these two systems are reliable in recovering the carrier phase andfrequency when significant frequency and phase are present. Simulation resultshows that the BPSK system has Pe =10-3 at Eb / No equal to 8.5 dB in thepresence of AWGN and has the ability to track frequency offset up to 1200Hzwith 2*10 -4 probability of bit error at Eb / No equal to 20 dB. This system cantrack phase offset 45 o with Pe =10-4 at Eb / No equal to 20 dB. For QPSK system,the probability of bit error 10-3 at Eb / No =9dBand has the ability to trackfrequency offset 300 Hz and phase offset=9 o with Pe =10-3 at Eb / No equal to20dB.


Article
Analysis, Design, Simulation and Evaluation of Sigma-Delta (Σδ)Modulator for Gsm Synthesizer
Analysis, Design, Simulation and Evaluation of Sigma-Delta (Σδ)Modulator for Gsm Synthesizer

Authors: Haider R. Karim --- Hadi T. Ziboon
Journal: Al-Nahrain Journal of Science مجلة النهرين للعلوم ISSN: (print)26635453,(online)26635461 Year: 2011 Volume: 14 Issue: 1 Pages: 68-83
Publisher: Al-Nahrain University جامعة النهرين

Loading...
Loading...
Abstract

The analysis, design, simulation and evaluation of 2nd, 3rd and 4th order ΣΔ modulator and loop
filter respectively are discussed, in this paper, to show their impact on the performance of
fractional-N PLL-FS for GSM system. All simulation results show that the system is stable. The
resulting settling time, spurious level and phase noise at 20 MHz offset frequency of this
synthesizer for 2nd, 3rd and 4th order ΣΔ modulator and loop filter respectively are 2.92 μs, -35 dBc,
-164 dBc/Hz, 3.28 μs, -64 dBc, -186 dBc/Hz, 3.38 μs, -79 dBc and -190 dBc/Hz for 2nd, 3rd and 4th
order respectively. These results show the improvement in the spurious level and phase noise by
-19 dBc, -31 dBc/Hz for 3rd order system and -34 dBc, -35 dBc/Hz for 4th order system respectively
compared to the published work. CppSim program and Matlab (R2007a) are used for the simulation
of ΣΔ fractional-N PLL-FS.

في هذا البحث تم مناقشة, تحليل, تصميم وتقييم المحاكاة لمضمن من النوع () ومرشح دورة من الرتبة الثانية والثالثة والرابعة على التوالي لإظهار تأثيرهم على أداء مركب التردد الكسري لدائرة إقفال الطور لنظام GSM. تظهر كل نتائج المحاكاة إن النظام مستقر. النتائج التي تم الحصول عليها لمركب التردد لزمن الاستقرار ومستوى التردد الطيفي وضوضاء الطور عند (20 MHz offset) للرتبة الثانية والثالثة والرابعة لمضمن من نوع() ومرشح دورة عـلى الـتـوالـي هي 2.92 µs ، -35 dBc ، -164 dBc/Hz، 3.28 µs ، -64 dBc ، -186dBc/Hz، 3.38 µs،-79 dBc و-190 dBc/Hz على التوالي. أظهرت نتائج المحاكاة تحسـين في مستـوى التردد الطيـفي وضوضـاء الطـور بمقــدار -19 Bc،-31 dBc/Hz لنظام الرتبة الثالثة و-34 dBc ، -35 dBc/Hz لنظام الرتبة الرابعة على التوالي إذا ماقورنت بنتائج العمل المنشورة. استخدمت الحقيبتان البرمجيتان CppSim و Matlab (R2007a) في محاكاة مركب التردد من نوع ( fractional-N PLL

Keywords

GSM --- PLL --- Loop filter --- Sigma-Delta --- ΣΔ --- Frequency Synthesizer --- FS.


Article
Design & Implementation of Fractional - N Frequency Synthesizer

Author: Ali M. N. Hassan
Journal: Journal of Engineering مجلة الهندسة ISSN: 17264073 25203339 Year: 2006 Volume: 12 Issue: 2 Pages: 415-427
Publisher: Baghdad University جامعة بغداد

Loading...
Loading...
Abstract

This research involves design & implementation of fractional – N frequency synthesizer with the following specifications: Frequency range (2350– 2750) MHz, Step size (1 kHz), Switching time 8.9 µs, & phase noise @10 kHz = -115dBc & spurious -69 dBc The third order Fractional –N technique was chosen to satisfy the design requirements. In this system the Σ∆modulator placed on digital phase-locked loop to control the fractional value of the frequency division ratio thereby eliminating spurious and allowing good phase noise performance. The development in I.C. technology provides the simplicity in the design of fractional –N frequency synthesizer because it implements the phase frequency detector(PFD) , prescalar, Σ∆modulator & reference divider in single chip. Therefore our system consists of a single chip contains (low phase noise PFD, charge pump, prescalar, Σ∆modulator & reference divider), voltage controlled oscillator , loop filter & reference oscillator. The application of this synthesizer in frequency hopping systems, wireless transceivers ,GSM & radar because it has high switching speed ,low phase noise & low spurious level.

يصف هذا البحث تصميم وبناء مركب ترددات من نوع (Fractional - N) وبالمواصفات التالية : مدى الترددات الخارجة (2350-2750) ميكا هرتز، واقل سعة قفزة 1كيلو هرتز ،زمن تحويل 8.9مايكرو ثانية ومستوى ضوضاء طوري - 115. ديسبيل عند 10000 هرتز من التردد الخارج.ومستوى الطفيليات - 69 ديسبيل.ان تقنية الجيل الثالث (Fractional - N) تم اختيارها لتحقيق متطلبات التصميم. في هذه المنظومة , مرحلة تضمين من نوع (Σ∆) تم وضعها في دائرة إقفال الطور الرقمية للسيطرة على على القيم الكسرية لمقسم التردد.وبهذا تم ابعاد الترددات الطفيلية وتحسين ضوضاء الطور. التطور الحاصل في الدوائر المتكاملة جهز البساطة في تصميم مركب الترددات من نوع (Fractional - N) وذلك لأنه دمج كاشف التردد والطور ,ومقسم التردد الثنائي , ومقسم التردد ومرحلة تضمين من نوع (Σ∆) في شريحة رقيقة واحدة. لذلك منظومتنا تتكون من شريحة تحتوي على كل من )كاشف ترددات وطور ذو ضوضاء طوري قليل،مضخة شحنة دقيقة،مقسم ترددات مبرمج ، ومقسم تردد ثنائي(p/( p+1)) مبرمج ومرحلة تضمين من نوع (Σ∆)) مرشح ترددات واطئة ،مذبذب ترددات ذو سيطرة جهدية، ومذبذب مرجعي. هذه الشرحة الرقيقة التي تحتوي كل من كاشف ترددات وطور مقسم ترددات مبرمج ومقسم تردد ثنائي .التطبيقات لهذا المركب في منظومات القفز بالتردد , و الرادار, و المرسلات والمستلمات اللاسلكية،GSM وذلك لأنها تمتلك خاصية ضوضاء طوري قليل وسرعة تحويل عالية ومستوى طفيليات اقل.


Article
Design and Simulation of Sigma-Delta Fractional-N Frequency Synthesizer for WiMAX
تصميم و محاكاة مركب التردد نوع (Sigma-Delta Fractional-N) لمنظومة WiMAX

Authors: H. T. Ziboon --- H.M. Azawi
Journal: Engineering and Technology Journal مجلة الهندسة والتكنولوجيا ISSN: 16816900 24120758 Year: 2008 Volume: 26 Issue: 9 Pages: 1081-1096
Publisher: University of Technology الجامعة التكنولوجية

Loading...
Loading...
Abstract

This paper presents a design and simulation of proposed frequency synthesizer whichcan be used for WiMAX. Design parameters for the proposed fractional-N PLLsynthesizer for WiMAX system are either selected from WiMAX standards oraccording to results of analysis for each unit of the proposed system. Differenttechniques for phase noise reduction are discussed. Sigma-delta fractional-Ntechnique is chosen for WiMAX system, since low settling time, spurious level andphase noise can be obtained by using this technique. The simulation result shows thesystem is stable, since the phase margin is greater than 45 degree. The settling time,spurious level and phase noise obtained with this synthesizer are 5.9μs, -90dBc/Hz,and -100dBc/Hz respectively. CppSim program (C++ simulator language) and Matlab(V.7) are used for simulation of ΣΔ fractional-N PLL synthesizer.

إن متغيرات التصميم لم  ركَّب التردد .WiMAX يتضمن هذا البحث تصميم ومحاكاة مركب التردد مقترح لمنظومةتم إستنتاجها من نتائج التحليل التي اجريت لكل وحدة في المنظومة المقترحة أو من ماهو WiMAX الكسري لمنظومة(Sigma-Delta منشور. تم مناقشة عدة تقنيات لتخفيض ضوضاء الطور. تم اختيار تقنية مركب التردد من نوعوذلك لتأمينها ضوضاء منخفضة و حزمة عريضة ودقة تفريق بالتردد عالية . ،WiMAX لمنظومة Fractional-N)، 5.9μs النتائج التي تم الحصول عليها لمركب التردد لزمن الإستقرار ومستوى التردد الطيفي وضوضاء الطورهيCppSim(C++ simulator language) -100 على التوالي . تم أستخدام برنامج dBc/Hz ،-90 dBc/Hz.(sigma-delta (ΣΔ) fractional-N) في محاكاة مركب التردد من نوع Matlab (V. وبرنامج ( 7


Article
Design of Delta-Sigma ΣΔ based Fractional N PLL Frequency Synthesizer for GSM Mobile Systems
تصميم مركب التردد المسند لدوائر إقفال الطور الجزئية للنظام الخلوي

Authors: Saad Wasmi Osman Luhaib سعد وسمي عصمان اللهيبي --- Dr. Khalid Khaleel Mohammed د. خالد خليل محمد
Journal: AL Rafdain Engineering Journal مجلة هندسة الرافدين ISSN: 18130526 Year: 2012 Volume: 20 Issue: 3 Pages: 26-34
Publisher: Mosul University جامعة الموصل

Loading...
Loading...
Abstract

AbstractThis paper presents the design of Delta-Sigma ΣΔ based fractional N PLL frequency synthesizer for GSM mobile systems. The loop filter is one of main element in fractional-N ΣΔ synthesizer because it shapes the noise spectrum of quantization error and reduce the spurious level in the pass band of PLL. The effect of loop filter order is studied and it is shown that by increasing the order of the loop filter, the phase noise performance will be improved, although this requires careful design consideration, as the PLL is prone instability. It's shown that the 3rd order loop filter and 3rd order ΣΔ modulator gives the best performance with reducing phase noise (13dBc/Hz ) and spurious noise (44dBc) of the output signal.- Keyword: PLL, Frequency Synthesizer, ΣΔ Modulator, Fractional-N, GSM mobile systems.

الخلاصةتناول هذا البحث تصميم ومحاكاة مركب التردد المسند لدوائر اقفال الطور الجزئية لاستخدامه في أنظمة الاتصالات الخلوية. حيث يعبر مرشح الدورة من العناصر الرئيسية لدوائر مركب التردد لانه يشكل طيف الضوضاء الناتج عن خطأ التكميم ويقلل من الضوضاء النبضية في PLL. حيث بينت النتائج ان زيادة درجة مرشح الدورة يحسن ضوضاء الطور ويحتاج الى عناية في التصميم لكي لا تصبح الدائرة غير مستقرة, كذلك تبين النتائج ان مرشح الدورة من المرتبة الثالثة هو الافضل من حيث تقليل ضوضاء الطور وزمن الخطأ حيث أعطى التصميم المقترح تحسينا واضحا من ناحية ضوضاء الطور(13dBc/Hz) وضوضاء النبضة (44dBc).


Article
Designing an Efficient WCDMA Compliant Fractional-N Frequency Synthesizer
تصميم مركب تردد كسري كفؤ مطاوع لمنظومة تقسيم الشفرة متعددة الوصول ذات الطيف العريض

Author: Ismail Sharhan Baqir أسماعيل شرهان باقر
Journal: AL-NAHRAIN JOURNAL FOR ENGINEERING SCIENCES مجلة النهرين للعلوم الهندسية ISSN: 25219154 / eISSN 25219162 Year: 2015 Volume: 18 Issue: 1 Pages: 50-60
Publisher: Al-Nahrain University جامعة النهرين

Loading...
Loading...
Abstract

In this paper, fractional-N PLL is introduced to generate 1.965 GHz according to WCDMA specification , where a proposed deterministic 4th order MASH structure that guarantees a long sequence length to be used with simple stochastic dithering at the last stage as a noise shaping technique achieving hardware budget compared with classical dithering that used long linear feedback shift register LFSR . Modulator in band phase noise is -100dBc/Hz within the loop bandwidth of 1MHz, the PLL lock time is less than 25 μs. C++ language is used in the simulation of the system behavior for all blocks of the synthesizer due to its flexibility and high speed of execution, then data is post processed using MATLAB R2011a. The proposed MASH structure consumes 89% FFs and 90% LUTs of the Dithered MASH reported in ref.[9] for identical number of bits achieve significant hardware cost reduction.

في هذا البحث تم تقديم مركب تردد كسري يستخدم حلقة أقفال الطور لتوليد تردد 1.965 كيكاهرتز مطاوع لمنظومة تقسيم الشفرة متعددة الوصول ذات الطيف العريض , حيث تم أستخدام مكيف الضوضاء متعدد المراحل من الرتبة الرابعة والذي يضمن سلسلة طويلة ,مع أضافة أشارة ترددية عشوائية بسيطة عند المرحلة النهائية كتقنية لتكيف الضوضاء وبحجم صغير للمكون المادي للنظام مقارنة مع المنظومة التقليدية التي تستخدم سجل تزحيف تغذية عكسية خطية طويلة. ضوضاء الطور للمضمن داخل حزمة 1MHz هي -100dBc/Hz . زمن الأستجابة هوأقل من 25 μs. تم أستخدام C++ في محاكات سلوك أجزاء مركب التردد المختلفة لأن هذه اللغة ذات مرونة وسرعة تنفيذ عالية . تم معالجة البيانات النهائية بأستخدام MATLAB R2011a .مكيف الضوضاء متعدد المراحل المقترح يستخدم 89% من النطاطات وأيظا 90% من جداول LUTs التي يستخدمها Dithered MASHالمنشور في المرجع [9] لنفس العدد من bits محققا تقليل مهم في الكلفة المادية.

Listing 1 - 7 of 7
Sort by
Narrow your search

Resource type

article (7)


Language

English (7)


Year
From To Submit

2018 (1)

2015 (1)

2012 (1)

2011 (1)

2009 (1)

More...