research centers


Search results: Found 19

Listing 1 - 10 of 19 << page
of 2
>>
Sort by

Article
est multiplier Approximation in L_(p,∅_n ) (B)

Authors: Saheb K. AL- Saidy --- Naseif J. AL-Jawari --- Ali H. Zaboon
Journal: Al-Mustansiriyah Journal of Science مجلة علوم المستنصرية ISSN: 1814635X Year: 2019 Volume: 30 Issue: 2 Pages: 27-32
Publisher: Al-Mustansyriah University الجامعة المستنصرية

Loading...
Loading...
Abstract

The purpose of this paper is to find best multiplier approximation of unbounded functions in L_(p,∅_n ) –space by using Trigonometric polynomials and by de la Vallee- Poussin operators. Also we will estimate the degree of the best multiplier approximation by Weighted –Ditzian-Totik modulus.

الغرض من هذا البحث هو ايجاد افضل تقريب مضاعف للدوال الغير مقيدة في الفضاء L_(p,∅_n ) بستخدام الحدوديات المثلثية و بستخدام مؤثر دو لا فاليه - بوسان وكذلك سوف نقدر درجة افضل تقريب مضاعف بواسطة نموذج دتزيان- توتيك الوزني .


Article
Acceptable and Unacceptable Growth of Industrial Agglomeration in Urban Environment. Baghdad as Case Study.

Authors: Hassan J.Hamem --- Sadia K.Hasan
Journal: Journal of the planner and development مجلة المخطط والتنمية ISSN: 1996983X Year: 2017 Issue: 35 Pages: 1-13
Publisher: Baghdad University جامعة بغداد

Loading...
Loading...
Abstract

Recent empirical studies of agglomeration economies indicate that economic, social and physical policies are the driving forces affecting spatial distribution of urban environment. Industrial agglomeration is influenced by agglomeration growth and spatial concentration and localization and Physical economics has a strong effect on increasing workers in the manufacturing sector. This paper will be focus in the effect of industrial growth spatially on industrial concentration to determine the trend and size of industrial localization. Census data for industrial employment are used in Location Quotient and Employment Multiplier Analysis. The findings indicate that concentration indicators for two types of industries, basic and non-basic industries in Baghdad are divided in four levels. The first, basic industries are concentrated and recorded an increase in concentration and an acceptable growth in employment. The second, basic industries recorded a decrease in concentration and an acceptable growth employment. The third, non-basic industries recorded an increase in concentration and an acceptable growth in employment. The fourth, non-basic industries are non-concentrated and recorded a decrease in concentration and an unacceptable growth in employment.


Article
Designing an Optical Multiplier by Using a ModifiedSigned-Digit Number System
تصميم ضارب ضوئي باستخدام النظام العددي الرقمي الإشارة المعدل

Author: Sabah S. Alsheraidah صباح سليم الشريدة
Journal: Journal of Basrah Researches (Sciences) مجلة ابحاث البصرة ( العلميات) ISSN: 18172695 Year: 2009 Volume: 35 Issue: 3A Pages: 15-22
Publisher: Basrah University جامعة البصرة

Loading...
Loading...
Abstract

In this paper, a parallel optical 2D data array multiplier for MSD (modified signed-digit) number system is proposed and designed. The design is performed by using DDP (digit-decomposition-plan) technique and DSS (duplication-shifting-superimposing) multiplication algorithm. The MSD multiplier is based on logical formulas which are newly derived according to the fundamental parallel multiplication algorithm. An optical implementation with classical optical elements is suggested for this multiplier. A simulated demonstration example is performed to validate the proposed design.

قي هذا البحث، تم اقتراح وتصميم ضارب ضوئي متوازي لسلسلة بيانات ثنائية الأبعاد لنظام رقمي أشارة- رقم - معدل تم اقتراحه وتصميمه. التصميم نفذ باستخدام تقنيات مستويات فصل الأرقام وخوارزميات الضرب (المضاعفة-الإزاحة-التجميع). الضارب أعتمد على المعادلات المنطقية التي اشتقت حديثاً من قبل الباحث على أساس خوارزمية الضرب المتوازي. وتم اقتراح البناء الضوئي بالأدوات الضوئية التقليدية لهذا الضارب. تم محاكاة مثال استعراضي لغرض تحقيق التصميم الضوئي المقترح.


Article
multiplier and the calculator analyzing the dynamic input - output,
قياس وتحليل تفاعل عمل المضاعف والمعجل في الاقتصاد العراقي باستخدام نموذج المستخدم – المنتج الديناميكي

Author: صلاح مهدي البيرماني
Journal: journal of Economics And Administrative Sciences مجلة العلوم الاقتصادية والإدارية ISSN: 2227 703X / 2518 5764 Year: 2008 Volume: 14 Issue: 52 Pages: 160-177
Publisher: Baghdad University جامعة بغداد

Loading...
Loading...
Abstract

The individual average income is considered one of the most used criteria for the distinguishing between the developed and the developing countries, for this reason the efforts of economic development has been construed on increasing the average national income, the investment expenditures is considered one of the basic foundations for economic development operation which lead to the expanding the prodection power of the economy, and increasing the level of national income in an averages greaten than the primary expenditures due to the work and interaction between the multiplier and the accelerator. But the ability of the economic sectors in the generation of national income as a result of the primary expenditures is different from one section to the other according to the relationships for this section with the other sectors and in addition to the output/capital ratios. For this reason we must have knowledge about those sectors that have great ability to generate income, in order to provide and directed the big push of investments to these sectors.After analyzing the dynamic input - output, the best methods for the studying of the interaction between the multiplier and the acceleration for its ability to be calculator on the level of each sector and also on the level of national income. During considering and calculating the interaction between the multiplier and the calculator you the Iraqi economy 1982 was considered the best year in the achievement of the Iraqi economy. Because the changes in the final demand was amounted to one unit on the level of each factor, and realized income amounted to I.D. 53.74 on the level of the Iraqi national income in compansion with the years 1976 and 1988.

يعد متوسط دخل الفرد من اكثر المعايير استخداماً للتميز بين الدول المتقدمة والنامية، لهذا ركزت جهود التنمية الاقتصادية على رفع متوسط الدخل القومي، ويعد الانفاق الاستثماري احد الركائز الاساسية لعملية التنمية الاقتصادية الذي يترتب عليه توسيع الطاقة الانتاجية، ورفع مستوى الدخل القومي بمعدلات اكثر من الانفاق الاولي وذلك بفضل التفاعل بين المضاعف والمعجل، الا ان مقدرة القطاعات الاقتصادية في توليد الدخل القومي نتيجة للانفاق الاولي تختلف من قطاع لاخر وذلك تبعاً للعلاقات التشابكية لهذا القطاع مع القطاعات الاخرى فضلاً عن معامل راس المال/ الانتاج. لهذا لا بد من معرفة تلك القطاعات ذات القدرة الكبيرة على توليد الدخل، لتوجيه الدفعة القوية من الاستثمارات اليها.
ويعد تحليل المستخدم - المنتج الديناميكي افضل الاساليب لدراسة التفاعل بين المضاعف والمعجل لقدرته على حسابه على مستوى كل قطاع وكذلك على مستوى الاقتصاد القومي. وعند حساب التفاعل بين المضاعف والمعجل للاقتصاد العراقي كانت سنة 1982، تعد افضل سنة لاداء الاقتصاد العراقي حيث كان التغير في الطلب النهائي بمقدار وحدة نقدية واحدة على مستوى كل قطاع، يحقق دخل مقداره 53.74 وحدة نقدية على مستوى الاقتصاد القومي مقارنة مع سنة 1976 وسنة 1988.


Article
DESIGN THREE PHASE OVERCURRENT RELAYS

Author: Mohammed Y. Suliman, Amer M. Kado
Journal: Tikrit Journal of Engineering Sciences مجلة تكريت للعلوم الهندسية ISSN: 1813162X 23127589 Year: 2008 Volume: 15 Issue: 2 Pages: 78-89
Publisher: Tikrit University جامعة تكريت

Loading...
Loading...
Abstract

A new design of three phase overcurrent relay described in this paper. The performance of the new design shows the ability to obtain any shape of characteristic with high accuracy and distinguish between transient and steady state fault. This design used more precise and flexible model Sachdev linear model for get any characteristic, also fast measurement theory to measure load current for less than half cycle and good hardware system design controlled by Pentium version 4 processor.

مرحلة فرط التيار تستعمل للتمييز بين الزيادة المفرطة بالتيار و تيار الحمل فتقوم المرحلة بفصل الجزء العاطل مع إبقاء باقي أجزاء الشبكة تعمل بشكل طبيعي . تم في هذا البحث تصميم مرحلة فرط التيار ثلاثية الطور , تميز التصميم بالقابلية العالية على تحسس تيار العطل بالإضافة إلى إمكانية تمييزه عن تيار الحمل كما أن عن طريق تغيير البرنامج إمكانية تغيير نوع المرحلة (مرحلة فرط تيار أنية أو مرحلة فرط تيار بتأخير زمني) حيث استعملت تمثيل سكاديف لتمثيل منحنيات التيار-الزمن العكسي لما لهذا النوع من دقة عالية و مرونة في الحصول على إي نوع من المرحلة و ذلك بتغيير المعاملات فقط , بالإضافة إلى استعمال طريقة القياس أظهرت السرعة العالية حيث تم قياس التيار في اقل من نصف دورة أي بحدود 10 ملي ثانية . تم اختبار المرحلة و أظهرت النتائج الكفاءة العالية للتصميم الكمي على جلب البيانات بسرعة عالية و على تحسس تيار العطل و إعطاء إشارة الفصل لقاطع الدورة و تمييزه عن تيار الحمل .


Article
Design and Implementation Backscatter Detector with Arduino System

Author: Ali Idham Alzaidi
Journal: Thi-Qar University Journal for Engineering Sciences مجلة جامعة ذي قار للعلوم الهندسية ISSN: 20759746 Year: 2016 Volume: 7 Issue: 2 Pages: 16-28
Publisher: Thi-Qar University جامعة ذي قار

Loading...
Loading...
Abstract

Backscatter X-beam is used to obtain on X-beam imaging innovation.Conventional X-ray machines recognize hard and delicate materials by the variety intransmission through the objective. Conversely, backscatter X-beam identifies the radiationthat reflects from the objective. It has potential applications where less-dangerous examinationis required, and can be utilized if stand outside of the objective is accessible for examinationThe innovation is one of two sorts of entire body imaging advancements that have been utilizedto perform full-body sweeps of carrier travelers to recognize shrouded weapons, apparatuses,fluids, opiates, money, and other stash. A contending innovation is millimeter wave scanner.These application can be very useful by detecting system specially in security system Purpose. At the point when The X-beams pass through the human body or whatever other MaterialsThe item under X-beam will be absorb , penetrate or Scattered the X-beams bar. These beamswhich are scattered or launched out from the subject's body are detected by detector placedclose to object . The sign delivered by this scattered X-beam detector then used to balance apicture show gadget to create a picture of the subject and any covered Objects conveyed by thesubject The indicator get together is built in a setup to consequently and consistently improvethe picture edges low nuclear number (low Z) hid articles to encourage their identification. Acapacity means is given by which beforehand procured pictures can be contrasted and thepresent picture for dissecting fluctuations in similitudes with the present picture, and givesintends to making a nonexclusive representation of the body being inspected while stiflinganatomical components of the subject to minimize intrusion of the subject's protection-beamimaging systems in view of Compton backscatter license review and screening of oceancompartments, a wide assortment of vehicles, baggage, and even individuals.. Potentialapplications in the paper will design the X-ray detector machine relay on new technique forimage processing by using Arduino as control system with less dangerous assessment on thehuman body and Contrasts in the sort of data showed by backscatter pictures will behighlighted, between backscatter picture quality furthermore, interpretability, output speed,successful infiltration.


Article
Design and Implementation of Efficient and High-Speed Multiplication Circuits Based on Vedic Algorithms
تصميم وتنفيذ دوائر ضرب الفعالة وعالية السرعة بالاعتماد على خوارزميات فيديك

Author: Muthana Yaseen Nawaf Isawi مثنى ياسين نواف
Journal: Journal of Al-Qadisiyah for Computer Science and Mathematics مجلة القادسية لعلوم الحاسوب والرياضيات ISSN: 20740204 / 25213504 Year: 2018 Volume: 10 Issue: 1 Pages: 88-99 Comp
Publisher: Al-Qadisiyah University جامعة القادسية

Loading...
Loading...
Abstract

The increasing speed of computer processors with each passing day has required the design of arithmetic circuits to be verified as high performance. For this reason; by being observed the computer arithmetic, it enabled faster algorithms to come out and verifications of hardware in terms of the facilities that technology provides. The main aim of the computer arithmetic is the design of the circuits and algorithms that will increase the speed of the numerical process. To this end, the design of arithmetic multiplication circuits with a faster and higher bit length is presented through the efficient bit reduction method in this paper. The developed fast and efficient algorithms for arithmetic multiplication process by using the efficient bit reduction method have been observed in this work. By making changes in some multiplication methods that are based on Vedic math’s, the higher bit length circuits of multiplication circuits in the literature which are 4 bits have been developed by using some basic properties of multiplication like decomposition and bit shifting. Analysis of arithmetic circuits is implemented by verifying functionally with VHDL simulations, getting output signal waveform and measurements of delay time. All the circuits of hardware that are observed have been described via VHDL and the performances of multiplication circuits that are synthesized have been presented via FPGA

مع مرور الايام تطلبت السرعة المتزايدة لمعالجات الكومبيوتر الى تصميم الدوائر الحسابية ذات الاداء العالي. وقد أتاح هذا الشرط إعادة النظر في الحساب الحاسوبي، ومكن من ظهور خوارزميات سريعة، وبعض تطبيقات الاجهزة الذي توفره التكنولوجيا. والغرض الرئيسي من الحساب الحاسوبي هو تصميم الدوائر والخوارزميات التي من شأنها زيادة سرعة المعالجة الرقمية. تحقيقا لهذه الغاية، هذا البحث يقدم تصميم وتنفيذ دوائر الضرب الحسابية ذات السرعة العالية جداً وبطول بت أعلى من خلال استخدام طريقة خفض بت فعالة وذلك من خلال إجراء تغييرات في بعض أساليب عملية الضرب التي تقوم على الرياضيات الفيدية، فقد تم تطوير دوائر الضرب ذات 4 بت الى بت أعلى من الدوائر الضرب باستخدام بعض الخصائص الأساسية في عملية الضرب مثل التحليل وازاحة البتات. تم كتابة وتنفيذ كودات خوارزميات الضرب في لغة توصيف العتاد للدارات المتكاملة عالية السرعة المعروفة (VHDL) وتنفيذ تحليلات الأداء لدوائر الضرب الحسابية عن طريق التحقق الوظيفي من خلال المحاكاة XILINX و الميدان المتقشف لمصفوفات البوابات القابلة للبرمجة (FPGA)، والحصول على إشارة الخرج الموجي وقياسات أوقات التأخير.


Article
Reduction of the error in the hardware neural network
تقليل مستوى الخطأ لبناء الشبكة العصبية

Author: Dhafer r. Zaghar ظافر رافع زغير
Journal: Al-Khwarizmi Engineering Journal مجلة الخوارزمي الهندسية ISSN: 18181171 23120789 Year: 2007 Volume: 3 Issue: 2 Pages: 1-7
Publisher: Baghdad University جامعة بغداد

Loading...
Loading...
Abstract

Specialized hardware implementations of Artificial Neural Networks (ANNs) can offer faster execution than general-purpose microprocessors by taking advantage of reusable modules, parallel processes and specialized computational components. Modern high-density Field Programmable Gate Arrays (FPGAs) offer the required flexibility and fast design-to-implementation time with the possibility of exploiting highly parallel computations like those required by ANNs in hardware. The bounded width of the data in FPGA ANNs will add an additional error to the result of the output. This paper derives the equations of the additional error value that generate from bounded width of the data and proposed a method to reduce the effect of the error to give an optimal result in the output with a low cost.

ان عملية بناء الشبكات العصبية الذكية (ANNs) باستخدام المكونات المادية يكسبها سرعة عالية مقارنه بالبرامجيات التي تنفذ على معالج احادي مايكروي و ذلك بسبب كون البناء باستخدام المكونات المادية يعتمد على المعالجة المتوازية. ان واحدة من احدث طرق البناء المادي المستخدمه هي مصفوفة البوابات الواسعة القابلة للبرمجة (FPGA) و التي تتميز بالمرونة و السرعة العالية. ان من محددات البناء باستخدام المكونات المادية هي كون ناقل البيانات محدد بسعة معينة ثابته و هذا التقييد يسبب اضافة نسبة خطاء الى النتائج النهائية. سيقوم هذا البحث باشتقاق المعادلات التي تمثل نسبة الخطاء الاضافي و تقترح طريقة مناسبه لتقليل هذا الخطاء و بزيادة كلفة قليلة للحصول على نسبة خطاء قليلة مع كلفة غير عالية.

Keywords

Neural --- co-processor --- DSP --- FPGA --- ISE 4.1i software --- adder --- multiplier.


Article
Complete Neural Network on a Single FPGA Chip
بناء شبكة عصبية باستخدام FPGA واحدة

Author: Dhafer R. Zaghar ظافر رافع زغير
Journal: Journal of Engineering and Sustainable Development مجلة الهندسة والتنمية المستدامة ISSN: 25200917 Year: 2010 Volume: 14 Issue: 3 Pages: 53-69
Publisher: Al-Mustansyriah University الجامعة المستنصرية

Loading...
Loading...
Abstract

This paper presents a hardware implementation approach for Neural Networks (NNs) on a Programmable System-On-Chip. This is an intrinsic online evolution system that can be genetically evolved and adapted to change in input data patterns dynamically without any need for multiple Field Programmable Gate Array (FPGA) reconfigurations to accommodate various network structure/parameter changes. This will remove a considerable bottleneck for performance.The hardware implementation of NN using FPGA has two main problems. First it is required a large cost because it has a large number of multipliers, lock up tables (LUTs) and adders. Second the additional error that generate from the truncation of numbers when each value in software has minimum 64-bit while it has in hardware maximum 16-bit.This paper discusses combinations methods to reduce the cost and increase the speed of NN and propose a novel approaches to removes a considerable bottleneck and reduce the cost of a NN to plausible range under FPGA hardware.

هذا البحث يناقش اساليب البناء المادي (hardware implementation) للشبكات المخيه (Neural Networks) باستخدام اسلوب بناء النظام في قطعه واحده قابله للبرمجه (Programmable System-On-Chip). وهذا الاسلوب يعطي نظام مرن و قابل للتعديل دون الحاجه الى عدة قطع من مصفوفة البوابات الواسعه القابله للبرمجه (FPGA) و هذا بدوره يؤدي الى ازالة معظم العقبات التي تقلل من كفاءه النظام. ان اسلوب البناء المادي للشبكات المخيه باستخدام مصفوفة البوابات الواسعه القابله للبرمجه يملك مشكلتان اساسيتان الاولى انه يتطلب حجم كبير بسبب العدد الكبير من وحدات الضرب و الجدوله و الجمع. اما المشكله الثانيه فهي نسبه الخطأ الكبيره التي تنتج من عمليه تقليص سعه الرقم و التي تتمثل ب 64 خانه على الاقل في حالة البرامجيات ولكنها في حالة البناء المادي لا تتعدى 16 خانه. ان هذا البحث سيناقش طرق مركبه لتقليل الكلفه و زيادة السرعة للشبكات المخيه لغرض ازالة العقبات و تقليص حجمها بحيث تصبح ذات حجم يمكن بناءه في قطعة واحده من مصفوفه البوابات الواسعه القابله للبرمجه.


Article
A New Theory for Multiple Valued Logic Using Convert-Coded-Collect (CCCi)Space

Author: Dhafer R. Zaghar ظافر رافع زغير
Journal: Journal of Engineering and Sustainable Development مجلة الهندسة والتنمية المستدامة ISSN: 25200917 Year: 2012 Volume: 16 Issue: 1 Pages: 212-231
Publisher: Al-Mustansyriah University الجامعة المستنصرية

Loading...
Loading...
Abstract

The Multiple Valued Logic (MVL) is one of the keys to building processors in the futurebecause the use of the MVL in control and uP will reduce the number of instruction that necessary to solve problems and it increases the parallelism. The MVL will increase the speed of the systems and reduce the required memory size and reduce the connections.This paper proposed a new theory to extend the binary logic as operations in new space called Convert-Coded-Collect space (CCCi). The CCCi space is a closed space has i integer values, it used to convert the input to the output in three phases called convert phase, coded phase and collect phase respectively. The CCCispace carries out with any integer number of MVLs that depend on the value of i. This paper will discuss two cases of the CCCi space, first two values (i=2) that called CCC2; it will prove the CCC2 is more efficient from than the Boolean algebra. The other case for this space is CCC4 that has 4 values MVL. This theory is a useful MVL so it has simple functions witha package of advantages.This paper will discuss an example to design a logic multiplier under Boolean logic, under CCC2 space and under CCC4space to show the advantages of the new theory.

المنطق المتعددة المستويات (MVL) هو احد المفاتيح الاساسية لبناء المعالجات في المستقبل لان استخدام المنطق المتعددة المستويات في السيطرة والمعالج الدقيق (uP) سوف يقلل من عدد التعليمات اللازمة لحل المشاكل وانها سوف تزيد من عملية التوازي. المنطق المتعددة المستويات سوف يزيد سرعة النظم وتقليل حجم الذاكرة المطلوبة وتقليل الاتصالات.اقترحت هذه الورقة نظرية جديدة لتوسيع المنطق الثنائي كعمليات في فضاء جديد يسمىفضاء تحويل -ترميز -تجميع (Convert-Coded-Collect space (CCCi)). الفضاء هو فضاء مغلق يملك iمن القيم الصحيحة تستخدم لتحويل المدخلات الى المخرجات في ثلاث مراحل تدعى مرحلة تحويل و مرحلة ترميز و مرحلة تجميع على التوالي. فضاء تحويل -ترميز -تجميع يعمل مع أي عدد صحيح من MVLsاعتمادا على قيمة i. هذا البحث سيناقش حالتين من حالات فضاء تحويل -ترميز -تجميع الاول للقيمه اثنين (i=2) والذي سيدعىCCC2 وهي سوف تثبت انه أكثر كفاءة من الجبر البوليني (Boolean algebra). حالة أخرى لهذا الفضاء هو CCC4والذي يملك 4 قيم للمنطق المتعددة المستويات (4 MVL). هذه النظرية للمنطق المتعددة المستويات هي مفيدة بحيث تعطي منطق متعددة المستوياتيملك دوال بسيطة معحزمة من الميزات. ان هذا البحث سوف يستعرض مثال للتصميم لدائرة ضرب منطقي بواسطة المنطق البلوني و فضاء CCC2 و فضاء CCC4 لبيان ميزات هذه النظرية.

Listing 1 - 10 of 19 << page
of 2
>>
Sort by
Narrow your search

Resource type

article (19)


Language

English (11)

Arabic and English (5)

Arabic (2)


Year
From To Submit

2019 (1)

2018 (1)

2017 (4)

2016 (2)

2015 (2)

More...