research centers


Search results: Found 9

Listing 1 - 9 of 9
Sort by

Article
Optimal Design for Software Defined Radio Based FPGA
التصميم الامثل للنظام الراديوي المعرف برمجيا باعتماد مصفوفة البوابات المبرمجة

Authors: Mahmod Farhan محمود فرحان مصلح --- Majid S. Naghmash ماجد صلال نغمشم. --- Faeza Abbas . فائزة عباس عب
Journal: Journal of Engineering and Sustainable Development مجلة الهندسة والتنمية المستدامة ISSN: 25200917 Year: 2014 Volume: 18 Issue: 3 Pages: 148-161
Publisher: Al-Mustansyriah University الجامعة المستنصرية

Loading...
Loading...
Abstract

This paper presents, optimal design for the software defined radio (SDR) based Field Programmable Gate Array (FPGA) using modern software programs from Mathworks and Xilinx. The SDR mode have to be used which is extremely in meeting the increasing demands of the wireless communication and mobile industry. Nowadays, all digital communication systems need to easy adopted with more complicated coding and modulation techniques. The shortest and efficient paths to design an FPGA using MATLAB, Xilinx System Generator, ModelSim, synplify Pro and Integrated Software Environments (ISE) software tools is introduced in this research. The floating point design in MATLAB has been moved to fixed point values using the most attractive and friendly Xilinx Digital Signal Processing (DSP) system generator software a model based approach associated with assistance software from Mathworks and Synplicity. Result obtained shows an important utilization in Look Up Table (LUTs) and Slices in FPGA design.

هذا البحث يقدم التصميم الامثل للنظام الراديوي المعرف برمجيا(SDR) باعتماد مصفوفة البوابات المبرمجة باستخدام أحدث البرامجيات. تقنية (SDR) يجب ان تستعمل بشكل ملحوظ لتامين الطلبات المتزايدة في الاتصالات الاسلكيه والصناعة النقالة للسماح لكل أنظمة الاتصال الرقمية لتبني تقنيات تحميل وتشفير أكثر تعقيدا ،. لذلك، في هذه البحث، يعتمد على الطريق الأقصر والكفوءه لتصميم مصفوفة البوابات المبرمجة من خلال استخدام برنامج مولد النظام وModeSim وpro ISE , MATLAB , Synplify ( بيئات البرامج المتكاملة) و أدوات برامج مقدمه . تصميم تمثيل قيم الإعداد في برنامج ماتلاب يحول إلى القيم الثابتة باستخدام البرنامج الأكثر شيوعا وحداثة المتمثل بقاعدة المعالج الرقمي للإشارة . إن حاملات الإشارة ورموزها يمكن اكتشافها بالاعتماد على دائرة قفل الطور .النتائج التي تم الحصول عليها تؤكد على إمكانية تحسين وتقليل عدد الجداول(LUT) والشرائح(Slices) في تصميم مصفوفة البوابات المبرمجة.

Keywords

FPGA --- SDR --- MATLAB --- System Generator --- ISE


Article
High Level Implementation Methodologies of DSP Module using FPGA and System Generator
طريقة تنفيذ عالية المستوى لمعالج الاشارة الرقمية باستخدام مصفوفة البوابات المبرمجة ومولد النظام

Authors: Majid S. Naghmash --- Mousa K. Wali --- Amar A. Abdulmajeed
Journal: Engineering and Technology Journal مجلة الهندسة والتكنولوجيا ISSN: 16816900 24120758 Year: 2016 Volume: 34 Issue: 2 Part (A) Engineering Pages: 295-306
Publisher: University of Technology الجامعة التكنولوجية

Loading...
Loading...
Abstract

This paper presents the high level implementation methodologies of Digital Signal Processing (DSP) module by using the Field Programmable Gate Array (FPGA) andintegrated software environments (ISE) with the System Generator programs. The shortest and efficient paths to design a Xilinx Vertix-4 FPGA using MATLAB, ModelSim, synplify Pro software tools is introduced. The floating point design in MATLAB has been moved to fixed point values using Xilinx DSP system generator software a model based approach associated with assistance software from Mathworks and Synplicity. The obtained result shows an important utilization in FPGAarea.

هذا البحث يقدم طريقة تنفيذ عالية المستوى لمعالج الاشارة الرقمية باستخدام مصفوفة البوابات المبرمجة ومولد النظام. استخدمت طرق قصيرة وكفوءة لتصميم مصفوفة البوابات المبرمجة باستخدام مجموعة برامجيات حديثة لتغيير تصاميم القيم المثالية الى القيم الحقيقية بمساعدة برامجيات مساعدة من مجموعة ماثوورك . النتائج تبين اختزال مهم في مساحة البوابات المبرمجة .

Keywords

DSP --- FPGA --- MATLAB --- System Generator --- ISE


Article
DESIGN AND FPGA IMPLEMENTATION OF WIRELESS BASEBAND MODEM FOR WIMAX SYSTEM BASED ON SDR
تصميم وتنفيذ منظومة لاسلكية للارسال والاستقبال لنظام واي ماكس بأستخدام تقنية ال SDR

Authors: Raghad Saad Majeed --- Sabah Nassir Hussein
Journal: Journal of Engineering and Sustainable Development مجلة الهندسة والتنمية المستدامة ISSN: 25200917 Year: 2015 Volume: 19 Issue: 6 Pages: 184-197
Publisher: Al-Mustansyriah University الجامعة المستنصرية

Loading...
Loading...
Abstract

This paper present a design and implementation of Wireless modem with 16-QAM modulation, convolution and differential coding based of SDR using MATLAB system generator model, for WiMAX applications. The key difficulties used in the modulation schemes for WiMAX design, as mentioned by IEEE 802.16 standard, needs ample hardware if all the modulation schemes and code rates have to be designed on FPGA. The implemented modem performance has been checked using the error rate calculation as an indicator, with different channel noise environments. The results of resource estimator showed the use of an appropriate number of slices, and other resource of FPGA for the completion of this design and this is encouraging for the use of this design in a variety of other applications of wireless communications.

يتناول هذا البحث تصميما لبناء دائرتي تظمين واسترجاع البيانات في الشبكات اللاسلكية IEEE 802.16) ( في جهتي الارسالوالاستقبال بأسلوب التصميم البرمجي للمراحل SDR وباستخدام برمجيات ) system generator ( وقد تم التحقق من كفاءة أداء التصميم باعتمادنسبة الخطأ كمؤشر، ولمختلف انواع ضوضاء القناة . أظهرت نتائج كذلك من خلال استخدام ) resource estimator ( ان التصميم استخدم عدد قليلمن الشرائح، والموارد الأخرى من FPGA لإنجاز هذا التصميم وهذا أمر مشجع لاستخدام هذا التصميم في مجموعة متنوعة من التطبيقاتالأخرى من الاتصالات اللاسلكية بدل بناء الكيان المادي بالطرق التقليدية

Keywords

WiMAX --- SDR --- FPGA --- system generator --- 16-QAM.


Article
DESIGN AND VERIFICATION OF MULTI-RATE DECIMATION FILTER FOR WIRELESS AND MOBILE SYSTEM
تصميم مرشح مخمد متعدد السرعات للانظمة اللاسلكية والنقالة

Authors: Majid S. Naghmash ماجد صلال نغيمش --- Aktham Hassan Ali أكثم حسن علي --- Abdulhassan Nasayif Al-Kujaili عبد الحسن نصيف الدجيلي
Journal: AL-TAQANI مجلة التقني ISSN: 1818653X Year: 2014 Volume: 27 Issue: 1 Pages: E1-E15
Publisher: Foundation of technical education هيئة التعليم التقني

Loading...
Loading...
Abstract

This paper present, the design and simulation of multi rate decimation filter to work with wireless mobile system under software defined radio (SDR) technology. The decimation filter is designed with three stages of decimation filter that consists of Cascaded Integrated Comb (CIC) decimation filter, Compensating Finite Impulse Response (CFIR) filter and Programmable Finite Impulse Response (PFIR) filter. The three cascaded filters could operate to reduce the intermediate frequency from 100MHz to 100 KHz baseband signal in order to more processing. System Generator offers the multiplier less Multiply-Accumulate (MAC) Finite Impulse Response block which reduce the implementation area. The three filters are designed and simulated using MATLAB and verified with System Generator design from Xilinx. Results obtained from the simulations and verification of this design, has shown that the proposed algorithm reduces the error to 2x10-4 between MATLAB design and System generator. The techniques used are promising, and also develops the sample rate conversion of current wireless systems and new generation of wireless communication system up to 100MHz in IF band.

يقدم هذا البحث تصميم ومحاكات مرشح مخمد متعدد السرعات للعمل مع انظمة الموبايل اللاسكلي بتكنلوجيا الراديوات المعرفة برمجيا. صمم هذا المرشح المخمد بثلاثة مراحل والتي تتضمن المخمد المتعاقب ومرشح التحسين ذو الاستجابة المحدودة والمرشح المبرمج. تعمل المراحل الثلاثة المتعاقبة على خفض التردد المتوسط من 100 ميكاهيرتز الى 100 كيلو هيرتز لغرض معالجة الاشارة الاساسية. يوفر مولد النظام مرشحات لاتحتاج الى عمليات ضرب متكررة والتي تقلل من مساحة التصميم. المراحل الثلاثة صممت باستخدام برنامج ماتلاب وتمت محاكاتها والتحقق منها بواسطة مولد النظام . نتائج المحاكات والتحقق تبين ان هذا التصميم يحقق نسبة خطاء لاتتعدى 2x10-4 بين المحاكات والتنفيذ الفعلي. التقنيات المستخدمة واعدة وتساهم في تطوير عملية تغيير معدل سرعة الاشارة للاتصالات الحالية والمستفبلية لغاية 100 ميكاهيرتز في حزمة التردد المتوسط.

Keywords

DDC --- SDR --- GSM --- MATLAB --- System Generator


Article
Design and Implementation of Programmable Multi-Mode Digital Modulator for SDR Using FPGA
تصميم وتنفيذ مضمن رقمي مبرمج متعدد الاغراض باستخدام بورد مصفوفة البوابات البرمجية

Author: Majid S. Naghmash
Journal: Engineering and Technology Journal مجلة الهندسة والتكنولوجيا ISSN: 16816900 24120758 Year: 2014 Volume: 32 Issue: 7 Part (A) Engineering Pages: 1655-1670
Publisher: University of Technology الجامعة التكنولوجية

Loading...
Loading...
Abstract

The design of programmable multi-mode digital modulator for software defined radio (SDR) technology using FPGA is developed and investigated in this paper. The system generator from Xilinx and MATLAB tools are used for FPGA design as well as the implementation of the modulator over a Virtex-4 FPGA board. The HDL language on Xilinx ISE is used to generate the bit stream of the modulator algorithms into ADC/DAC device and FPGA board. The modulated signal obtained from MATLAB simulation is evaluated with the tested signal to verify the system functionality. Lastly, the optimally synthesized netlist of the integrated design is downloaded into Xilinx Virtex-4 FPGA MB development board. The verification of DAC output signal via oscilloscope demonstrate the empirical real-time signals similar to the simulated waveforms. Results shows the successfully implementation steps as timing constraint of FPGA is accepted without error. The proposed design is promising to enhance the current and next generation of communication systems with less power consumption compared with conventional design in term of FPGA Slices and Look Up Tables (LUTs) during the implementation process. The improvement in Slices and LUTs produce by ISE project utilization summary is 65% and 79% respectively.

هذا البحث يقدم تصميم معدل رقمي مبرمج متعدد الاغراض باستخدام بورد مصفوفة البوابات البرمجية والذي تم تطويره والتحقق منه. استخدم في هذا البحث برنامج ماتلاب ومولد النظام لتنفيذ المعدل في البورد المبرمج. تم توليد لغة وصف البورد باستخدام البرنامج التكاملي ومن ثم توليد جداول لوغارتم المعدل الى البورد المبرمج. الاشارة المعدلة بالمحاكات تم مقارنتها بالاشارة الحقيقية وتم تقييمها باستخدام مولد النظام. تم مقارنة نتائج المحاكات مع نتئج التنفيذ واثبتت تطابقهما. بينت النتائج تنفيذ المشروع بنجاح كافة الخطوات كون المحددات الزمنية للبورد قبلت بدون اخطاء. التصميم المقترح يعزز انظمة الاتصالات الحالية والمستقبلية باقل قدرة مستهلكة بالمقارنة مع التصاميم الحالية محسوبة من خلال كمية الشرائح والجداول المستخدمة في مصفوفة البوابات المبرمجة عند التنفيذ. التحسن بعدد الشرائح والجداول بحدود 65% و79% على التوالي حسب ما جاء بملخص المشروع المتولد من البرنامج ISE.


Article
FPGA BASED 2×2 MMSE MIMO-OFDM SYSTEM USING XILINX SYSTEM GENERATOR
أعتمادFPGA في بناء منظومة 2×2 MMSE MIMO-OFDM باستخدام مولد النظام Xilinx

Author: Fadhil Sahib Hasan
Journal: Journal of Engineering and Sustainable Development مجلة الهندسة والتنمية المستدامة ISSN: 25200917 Year: 2017 Volume: 21 Issue: 1 Pages: 152-176
Publisher: Al-Mustansyriah University الجامعة المستنصرية

Loading...
Loading...
Abstract

Multiple-input multiple-output orthogonal frequency division multiplexing (MIMO-OFDM) is a powerful technique to increase the capacity of wireless communication system and decrease the effect of selective fading to flat fading channel. In this paper 2×2 MIMO-OFDM system is implemented using Xilinx system generator (XSG). Simple MMSE equalizer is implemented at the receiver to detect the signal over MIMO channel. The following features are implemented and added to the proposed system: increasing security of the system using chaos based scrambling, using 16-ADQAM modulation to solve the ambiguity problem and implement FFT in pipelining method. The results show that the original data is recovered successfully at the receiver. The VHDL code file is generated for this system for Xilinx Virtex-4 device for hardware implementation purposes. The system is routed in successfully using ISE 14.1 program with resources of 21% slices Flip Flop, 57% LUT, 71% occupied slices and 87% DSP 48s numbers from the selected device. The Xilinx system generator is more flexible, easier, and reliable and gives optimum design for FPGA technique comparing with conventional FPGA design.

تعتبر تقنية المقسم المتعامد التردد ذو المدخلات المتعددة والمخرجات المتعددة اسلوب فعال لزيادة قدرة الاستيعاب في انظمة الاتصال اللاسلكية وتقليل تأثير التوهين الانتقائي للقناة الى توهين مسطح. في هذا البحث تم بناء منظومة بأستخدام مولدة نظام Xilinx . تم استخدام تقنية MMSE Equalizer لكشف الاشارة خلاة قناة MIMO. تم اضافة الخصائص التالية للمنظومة: زيادة امنية النظام باستخدام التشفير القائم على الفوضوية, حل مشكلة الغموض باستخدام التضمين 16ADQAM و بناء الدالة FFT باستخدام طريقة الانابيب. النتائج اثبتت بان الاشارة الاصلية تم استرجاعها عند المستلم بشكل صحيح ولقد تم توليد ملف الشفرة VHDL للنظام المقترح مع جهازXilinx Virtex-4. تم توجيه النظام بنجاح باستخدام برنامج ISE 14.1 بموارد 21 ٪ شرائح Flip Flop ، 57 ٪ LUT ، 71 ٪ شرائح المحتلة و 87 ٪ 4s8 DSP من الجهاز المحدد .ان مولد النظام Xilinx يعتبر اكثر مرونة ,سهولة , موثوقية ويعطي التصميم الامثل لتقنية FPGA مقارنه بالطريقة التقليديه لتصميمFPGA .

Keywords

MIMO --- OFDM --- MMSE --- Chaos based PRBG --- ADQAM --- Xilinx System Generator --- FPGA.


Article
IRIS MATCHING STEP IMPLEMENTATION IN FPGA
مطابقه تنفيذ نظام تميز قزحية العين بواسطة FPGA

Loading...
Loading...
Abstract

Iris recognition system has been recently widely used as it is in the forefront of other biometric systemssince it contains distinctive patterns that give it a powerful strategy to distinguish between persons for identificationpurposes. However, implementation of this system requires large memory capacity and high computational powerdue to the size of the data and the processes on which it is implemented. These factors make the challenge to finda way for running this algorithm in a hardware platform. Efficient design in hardware reduces the execution timeby exploiting the parallelism and pipeline architecture. The present work addressed this issue and the executiontime was actually reduced when implementing iris matching step using hamming distance algorithm on the targetdevice FPGA KINTEX 7 utilizing Xilinx system generator. The obtained result demonstrates that the executiontime has been accelerated to 1.32 ns, which is almost at least four times faster than the existing works.

-نظام التعرف علي القزحية قد استخدم مؤخرا علي نطاق واسع لأنه في طليعة أنظمه الاستدلال البيولوجي الأخرى لأنه يحتوي علي أنماط مميزه تعطيه استراتيجية قويه للتمييز بين الأشخاص للتعرف عليهم اغراض. ومع ذلك ، يتطلب تنفيذ هذا النظام سعة ذاكره كبيره وقدره حسابيه عاليه بسبب حجم البيانات والعمليات التي يتم تنفيذها عليها. وهذه العوامل تجعل من الصعب العثور علي طريقه لتشغيل هذه الخوارزميه في نظام أساسي للاجهزه. تصميم فعال في الاجهزه يقلل من وقت التنفيذ عن طريق استغلال التوازي وهندسه خطوط الأنابيب. وتناول العمل الحالي هذه المسالة وتنفيذ تم تخفيض الوقت فعلا عند تنفيذ خطوه مطابقه قزحية باستخدام خوارزميه المسافة hamming علي الهدف جهاز FPGA KINTEX 7 باستخدام مولد نظام اكسينويكس. النتيجة التي تم الحصول عليها توضح ان تنفيذ تم تسريع الوقت إلى 1.32 ns ، وهو ما يقرب من أربع مرات علي الأقل أسرع من الاعمال الموجودة


Article
HARDWARE IMPLEMENTATION OF AN ENCRYPTION FOR ENHANCEMENT DGHV
تطبيق الاجهزه لتشفير تعزيز DGHV

Author: Zainab H. Mahmood زينب حكمت محمود
Journal: Iraqi Journal of Information and communication technology المجلة العراقية لتكلوجيا المعلومات والاتصالات ISSN: 2222758X Year: 2019 Volume: 2 Issue: 2 Pages: 44-56
Publisher: Al-Nahrain University جامعة النهرين

Loading...
Loading...
Abstract

A fully homomorphic encryption (FHE) scheme is considered as a major cryptographic tool in a secureand reliable cloud computing environment, as it enables arbitrary arithmetic processing of a ciphertext withoutrevealing the plaintext. However, due to the very high computation of fully homomorphic encryption system, it staysimpractical and unfit for real- time applications. One way to address this restriction is by using graphics processingunits (GPUs) and field programmable gate arrays (FPGAs) to implement homomorphic encryption schemes. Thispaper presents the hardware implementation of enhancement van Dijk, Gentry, Halevi and Vaikuntanathan’s(DGHV 10) scheme over the integer using FPGA technology for high speed computation and real time results.The proposed method was simulated via Vivado system generator tools and implemented in FPGA hardwaresuccessfully using NEXYS 4 DDR board with ARTIX 7 XC7A100T . The experimental results show that the FPGAbasedfully homomorphic encryption system is 63 times faster than the simulated version of the proposed algorithm.

يعتبر مخطط تشفير متماثل الشكل بالكامل (FHE) أداة تشفير رئيسية بطريقة آمنة وبيئة حوسبة سحابية موثوقة ، لأنها تتيح المعالجة الحسابية التعسفية لنص مشفر بدون الكشف عن النص العادي. ومع ذلك ، نظرًا للحساب المرتفع للغاية لنظام التشفير المتماثل تمامًا ، فإنه يبقى غير عملي وغير مناسب للتطبيقات في الوقت الفعلي. إحدى طرق معالجة هذا التقييد هي استخدام معالجة الرسومات وحدات (GPUs) ومصفوفات بوابة قابلة للبرمجة ميدانيًا (FPGAs) لتنفيذ مخططات تشفير متماثل. هذه تقدم الورقة تنفيذ الأجهزة الخاصة بالتحسينات Van Dijk و Gentry و Halevi و Vaikuntanathan (DGHV 10) مخطط على عدد صحيح باستخدام تقنية FPGA لحساب سرعة عالية ونتائج في الوقت الحقيي. تمت محاكاة الطريقة المقترحة عبر أدوات مولد نظام Vivado وتنفيذها في أجهزة FPGA بنجاح باستخدام NEXYS 4 DDR board مع ARTIX 7 XC7A100T. أظهرت النتائج التجريبية أن FPGAbased نظام تشفير متماثل الشكل هو 63 مرة أسرع من النسخة المحاكاة للخوارزمية المقترحة.


Article
Speech Encryption using Fixed Point Chaos based Stream Cipher (FPC-SC)

Author: Fadhil S. Hasan
Journal: Engineering and Technology Journal مجلة الهندسة والتكنولوجيا ISSN: 16816900 24120758 Year: 2016 Volume: 34 Issue: 11 Part (A) Engineering Pages: 2152-2166
Publisher: University of Technology الجامعة التكنولوجية

Loading...
Loading...
Abstract

Fixed point chaos based stream cipher (FPC-SC) is presented in this paper to encrypt the speech signal. Fixed point chaos based pseudo random bit generator (FPC-PRBG) is used as key sequence in stream cipher system. Two chaotic Lorenz and Chen systemsare combined to generate Gold FPC-PRBG. The results show that FPC-PRBG has good statistical randomness and encryption performance measure and can be used to produce high speech security level. FPC-PRBG is implemented using Xilinx system generator (XSG) with Xilinx Virtex 4 FPGA device, the system is accessed routed in this device with throughputs 818.64,7978.88 and 780.24 Mbits/sec for Lorenz, Chen and Gold FPC-PRBG respectively, where 40 bits fixed point operation are used.

Listing 1 - 9 of 9
Sort by
Narrow your search

Resource type

article (9)


Language

English (7)

Arabic and English (1)


Year
From To Submit

2019 (2)

2017 (1)

2016 (2)

2015 (1)

2014 (3)